[发明专利]一种半导体元件及其制备方法

说明书

本发明公开了一种半导体元件及其制备方法。半导体元件中，外延层远离衬底的一侧包括沟槽；氧化层位于沟槽内；栅极多晶硅层和源极多晶硅层均内嵌于氧化层中，并以该氧化层隔开；体区和源区均位于栅极多晶硅层的左右两侧，体区位于源区靠近衬底的一侧；源极电极位于体区远离衬底的一侧并与源区以及源极多晶硅层电连接，源极多晶硅层包括至少两层沿垂直于衬底的方向层叠设置的源极多晶硅子层；源极多晶硅层的掺杂离子的类型与源极多晶硅子层的掺杂离子的类型相反，并且靠近沟槽底部的源极多晶硅子层掺杂离子的浓度低于远离沟槽底部的源极多晶硅子层掺杂离子的浓度；减小了MOSFET在体二极管反向恢复时所需的电荷总量，从而减小漏源电压尖峰。

技术领域

本发明实施例涉及半导体技术领域，尤其涉及一种半导体元件及其制备方法。

背景技术

和传统金属-氧化层半导体场效晶体管(Metal-Oxide-Semiconductor Field-Effect Transistor，MOSFET)相比，深沟道MOSFET有更好的品质因数(figure of merit，FOM)。由于采用电藕平衡设计，分裂栅型功率MOSFET能够同时实现低导通电阻和低反向传输电容，从而降低系统的导通损耗和开关损耗，提高电子产品的使用效率。

但是，同样是因为分裂栅极的设计，下面的栅极实际上连接的是源极，导致SGTMOSFET的输出电容(Coss)增大，输出电容里主要包括漏极和源极之间的电容Cds。实际应用中，比如谐振拓扑的电源或者无刷电机应用，在每一次开关过程中都会经历MOSFET体二极管的反向恢复，在体二极管反向恢复的时候，漏极和源极之间的电容Cds在漏源电压VDS的低电压段以及高电压段均较大，使得漏源电压VDS容易尖峰过大从而直接导致MOSFET过压失效。因此如何减小漏源电压VDS尖峰，成为亟待解决的技术问题。

发明内容

本发明实施例提供了一种半导体元件及其制备方法，以实现漏极和源极之间的电容在漏源电压的全电压段中均减小，降低MOSFET在体二极管反向恢复时所需要的电荷总量，从而减小漏源电压VDS尖峰，保证MOSFET的良好性能。

第一方面，本发明实施例提供了一种半导体元件，包括：

衬底；

外延层，位于所述衬底的一侧，所述外延层远离所述衬底的一侧包括沟槽；

氧化层，位于所述沟槽内；

栅极多晶硅层和源极多晶硅层，均内嵌于所述氧化层中；所述栅极多晶硅层和所述源极多晶硅层之间以所述氧化层隔开，所述氧化层至少暴露所述栅极多晶硅层的远离所述衬底的表面；

体区和源区，均形成于所述外延层的远离所述衬底的一端中；所述体区和所述源区均位于所述栅极多晶硅层的左右两侧；相对于所述源区，所述体区位于所述源区靠近所述衬底的一侧；

源极电极，位于所述体区远离所述衬底的一侧，并与所述源区以及所述源极多晶硅层电连接；

其中，所述源极多晶硅层包括至少两层源极多晶硅子层，至少两层的源极多晶硅子层沿垂直于衬底的方向层叠设置；所述栅极多晶硅层的掺杂离子的类型与每一源极多晶硅子层的掺杂离子的类型相反，并且，靠近沟槽底部的源极多晶硅子层掺杂离子的浓度低于远离沟槽底部的源极多晶硅子层掺杂离子的浓度。

可选的，同一源极多晶硅子层中的掺杂离子的浓度相同。

可选的，同一源极多晶硅子层中的掺杂离子的浓度呈梯度分布，并且掺杂离子的浓度与掺杂位置相对沟槽底部的高度正相关。

可选的，所述衬底、所述外延层、所述源区和所述栅极多晶硅层的掺杂离子的类型均为P型；所述体区和所述源极多晶硅层的掺杂离子的类型均为N型。

或者，所述衬底、所述外延层、所述源区和所述栅极多晶硅层的掺杂离子的类型均为N型；所述体区和所述源极多晶硅层的掺杂离子的类型为P型。