[发明专利]一种总线数据解码及存储的结构和方法

说明书

本发明提供一种总线数据解码及存储的结构和方法，包括如下模块：总线滤波模块、总线采样模块、数据解码模块、数据采集模块、数据校验模块和数据存储模块；总线滤波模块用于对输入的接收总线RX进行滤波；总线采样模块用于对滤波后的总线进行采样；数据解码模块用于对采样模块输出的信号进行解码；数据采集模块用于对总线采样模块输出的信号进行数据采集，按8位输出数据；数据校验模块用于对数据进行校验；数据存储模块用于对数据进行存储。解决了FlexRay总线接收过程中的数据解码、数据采样和数据校验问题。

技术领域

本发明属于集成电路设计领域，具体属于一种总线数据解码及存储的结构和方法。

背景技术

在串行总线的设计中，如何对总线进行解码和数据存储是重要的设计问题之一。在总线接收过程中，由于受到各类扰动以及时钟精度的影响，导致对FlexRay总线的解码存在较大的困难，主要面临两方面的问题，一是高频时钟对低频时钟的采样问题，FlexRay总线的系统时钟频率固定是80MHz，波特率通常可以配置为10Mbps、5Mbps和2.5Mbps，如何使用高频时钟对低频总线进行采样是一个重要的问题。二是数据的检验和存储问题，即如何对数据进行校验，并将其保存至配置的空间中，也是一个重要的问题。

现有文献中，仅有部分文献对总线的采样进行了简单的描述，而没有对数据解码以及存储进行说明。

发明内容

为了解决现有技术中存在的问题，本发明提供一种总线数据的解码及存储方法，解决了FlexRay总线接收过程中的数据解码、数据采样和数据校验问题。

为实现上述目的，本发明提供如下技术方案：

一种总线数据解码及存储的结构，包括如下模块：总线滤波模块、总线采样模块、数据解码模块、数据采集模块、数据校验模块和数据存储模块；

所述总线滤波模块用于对输入的接收总线RX进行滤波；

所述总线采样模块用于对滤波后的总线进行采样；

所述数据解码模块用于对采样模块输出的信号进行解码；

所述数据采集模块用于对总线采样模块输出的信号进行数据采集，按8位输出数据；

所述数据校验模块用于对数据进行校验；

所述数据存储模块用于对数据进行存储。

优选的，所述总线滤波模块，采用两级寄存器对总线RX进行滤波，并输出滤波后的信号RX_FLT。

优选的，所述总线采样模块包括移位寄存器和计数器，移位寄存器用于当时钟上升沿来临时，将RX_FLT的值存储至移位寄存器的最后一位；

计数器用于对移位寄存器中的0和1进行计数；如果移位寄存器中0的个数大于2，则采样值RX_SP为0；如果移位寄存器中1的数量大于2，则采样值RX_SP为1。

优选的，所述数据解码模块用于识别RX_SP中的TSS标记和符号帧，数据解码模块的状态机为idle、s_tss，s_bss和s_symbol组成。

优选的，数据采集模块对RX_SP进行数据采集，输出位采样信号bitstrobe、8位采集数据data以及位采样完成信号byte_finish。

优选的，所述数据校验模块包括状态机控制模块、帧头CRC校验模块和数据CRC校验模块；

所述状态机控制模块用于控制状态机的跳转并生成校验用的控制信号；

所述帧头CRC校验模块用于校验接收数据中的帧头校验位；

所述数据CRC校验模块用于校验接收数据中的数据校验位。