[发明专利]一种基于FPGA的LDPC编码方法及编码器

说明书

本发明公开了一种基于FPGA的LDPC编码方法及编码器，地址控制模块，用于生成第一计数器信号和第一地址信号；校验比特计算模块，用于接收第一输入码元以及每个时钟周期的所述第一计数器信号和第一地址信号，并将所述第一计数器信号和第一地址信号与第一输入码元进行数据同步，并输出第一读写地址，将第一读写地址中得到的第一数据和当前时钟周期输入的信息码字进行异或后，再写回原位置；校验比特生成模块，用于读取所述校验比特计算模块中的异或结果，并对得到的异或结果进行运算，得到最终的奇偶校验码字；达到高吞吐率、低资源占用率的效果。

技术领域

本发明涉及编码技术领域，更为具体地是特别涉及一种基于FPGA的LDPC编码方法及编码器。

背景技术

LDPC码是一类性能逼近香农极限的纠错码，也是当今信道编码领域的研究热点之一。Gallager在上世纪六十年代初提出LDPC码时，由于受到当时硬件条件的限制并没有得到应用，随着大规模集成电路技术的发展，LDPC码已经从理论研究进入了实用发展的阶段。而FPGA具有高吞吐率、高带宽、灵活可编程的特点，是通信系统中重要的硬件载体，尤其是5G时代的到来，FPGA在通讯行业大放异彩。

随着空间技术和通信技术的发展，人们对卫星数据传输速率和可靠性的要求不断提高，信道编码是提高数据传输可靠性的关键技术。LDPC码是目前纠错编码领域研究最多且最有前景的编码技术，移动通信(如5G)、光纤、磁介质设备广泛采用LDPC编码技术。各种卫星通信系统均采用了LDPC码，如CCSDS标准和欧洲第二代数字卫星电视广播DVB-S2标准，DVB-S2标准提供了一种强大的前向纠错编码方案，该系统的纠错编码采用LDPC与BCH级联码，现阶段还对DVB-S2标准的LDPC码进行扩展，形成了DVB-S2X标准，进一步奠定了LDPC码的重要性。

因此，急需要一种基于FPGA的LDPC编码方法及编码器。

发明内容

为了解决现有问题，本发明提供一种基于FPGA的LDPC编码方法及编码器，达到高吞吐率、低资源占用率的效果。

第一方面，本发明提供了一种基于FPGA的LDPC编码器，包括地址控制模块，用于生成第一计数器信号和第一地址信号；校验比特计算模块，用于接收第一输入码元以及每个时钟周期的所述第一计数器信号和第一地址信号，并将所述第一计数器信号和第一地址信号与第一输入码元进行数据同步，并输出第一读写地址，将第一读写地址中得到的第一数据和当前时钟周期输入的信息码字进行异或后，再写回原位置；校验比特生成模块，用于读取所述校验比特计算模块中的异或结果，并对得到的异或结果进行运算，得到最终的奇偶校验码字。达到高吞吐率、低资源占用率的效果。

校验比特计算模块每接收一个原始码元，会同步接收到该码元对应一组的第一计数器信号和第一地址信号。地址计算单元会根据第一计数器信号和第一地址信号计算出一个值(假设叫j)，该值是校验比特计算模块中check_ram的读写地址。首先读出check_ram的j地址下的值，将存储器中读出的数与当前的码元进行异或后，再写回原位置(也就是j对应的位置)；计算出当前码元对应的地址，读出该地址的原始数据与自身异或，然后再写回去。

在本申请的部分实施例中，所述地址控制模块包括计数器和地址表存储单元，所述计数器用于生成第一计数器信号，所述地址表存储单元用于生成第一地址信号，所述计数器对输入的信息码元进行计数。

在本申请的部分实施例中，所述第一计数器信号用于对帧内比特进行计数，在0-359内循环计数，并将第一计数器信号传输给所述校验比特计算模块。

在本申请的部分实施例中，所述计数器还生成第二计数器信号，用于对帧进行计数，当检测到所述第一计数器信号到357时，所述第二计数器信号的数值加1，且所述第二计数器信号在0-34内循环计数，第二计数器信号为所述地址表存储单元的第二读写地址。