[发明专利]一种多端口Ram的实现方法在审
申请号: | 202210153560.5 | 申请日: | 2022-02-18 |
公开(公告)号: | CN114519023A | 公开(公告)日: | 2022-05-20 |
发明(设计)人: | 郑利 | 申请(专利权)人: | 芯河半导体科技(无锡)有限公司 |
主分类号: | G06F13/38 | 分类号: | G06F13/38 |
代理公司: | 北京神州信德知识产权代理事务所(普通合伙) 11814 | 代理人: | 朱俊杰 |
地址: | 214135 江苏省无锡市新吴区菱*** | 国省代码: | 江苏;32 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 多端 ram 实现 方法 | ||
1.一种多端口Ram的实现方法,其特征在于,该方法包括如下步骤:
S1对多端口的Ram进行功能块定义,包括存储数据区bank、缓存储数据区buffer、标记数据区flag_ram;
S2对写进行逻辑判断处理,包含独立写和多个写的处理,根据flag_ram以及待写入的bank判断写入bank还是buffer,并判断是否需要更新flag_ram或对buffer数据进行搬移处理;
S3对读进行逻辑判断处理,根据读bank的操作地址,同时去读对应地址的bank、buffer以及flag_ram,判断读的数据来自对应地址的bank还是buffer;
S4对构成所述多端口Ram的bank、buffer以及flag_ram进行判断,若所述bank、buffer以及flag_ram由多端口Ram构成,则通过简单端口的复制或拼接的方式进行进一步的处理,从而实现多端口Ram。
2.根据权利要求1所述的多端口Ram的实现方法,其特征在于:所述多端口Ram使用的bank、buffer以及flag_ram由简单端口1w1r Ram以及简单双端口2wr Ram构成。
3.根据权利要求1所述的多端口Ram的实现方法,其特征在于:所述flag_ram中存储的数据标识buffer中所存储的数据对应的bank标识以及所存储的数据是否有效。
4.根据权利要求1所述的多端口Ram的实现方法,其特征在于:根据底层Ram核的大小以及拼接Ram的实现逻辑在容量和面积上做一个平衡。
5.根据权利要求1所述的多端口Ram的实现方法,其特征在于:所述多端口Ram构成的bank、buffer数据位宽等同于所实现的Ram,所述flag_ram数据位宽等于bank的个数;bank、buffer和flag_ram的深度为所实现Ram的N分之一。
6.根据权利要求1所述的多端口Ram的实现方法,其特征在于:所述端口Ram的构成的bank、buffer以及flag_ram的频率需要与所述多端口Ram保持一致。
7.根据权利要求1所述的多端口Ram的实现方法,其特征在于:可以通过多个简单端口以及简单双端口组合实现多端口Ram。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于芯河半导体科技(无锡)有限公司,未经芯河半导体科技(无锡)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210153560.5/1.html,转载请声明来源钻瓜专利网。
- 上一篇:一种动物粪便高效分离输送设备
- 下一篇:界面显示方法和装置