[发明专利]一种高可靠的星载计算机架构及其控制方法

权利要求书

1.一种高可靠的星载计算机架构，其特征在于，所述计算机架构包括：星载处理器CPU、由反熔丝现场可编程门阵列FPGA构成的数据接口部分以及外部存储器；其中，

所述数据接口部分，经配置为通过嵌入设定的纠错码ECC编码算法将由所述星载CPU传输的第一数据进行编码后，将所述编码后的第一数据传输至所述外部存储器进行保存；以及，

通过嵌入与所述纠错码编码算法对应的纠错码解码算法将由所述外部存储器传输的第二数据进行解码后，将所述解码后的第二数据传输至所述星载CPU；以及，

监控所述星载CPU的工作状态，并当所述星载CPU的工作状态异常时，控制所述星载CPU复位。

2.根据权利要求1所述的星载计算机架构，其特征在于，所述外部存储器的类型为多个；相应地，所述数据接口部分，包括：内存扩展接口、与所述多个外部存储器分别对应的ECC编解码模块、以及与所述多个ECC编解码模块分别对应的接口逻辑模块和数据接口；其中，

每个所述ECC编解码模块，经配置为通过所述内存扩展接口接收由所述星载CPU期望向对应的外部存储器所传输的第一数据；

将所述期望向对应的外部存储器所传输的第一数据通过所述纠错码编码算法编码后，将所述编码后的第一数据经所述对应的接口逻辑模块通过所述对应的数据接口传输至所述对应的外部存储器；以及，

通过所述对应的数据接口经所述对应的接口逻辑模块接收由所述对应的外部存储器所传输的第二数据；将所述由所述对应的外部存储器所传输的第二数据通过所述纠错码解码算法进行解码后，将所述解码后的第二数据通过所述内存扩展接口传输至所述星载CPU。

3.根据权利要求1所述的星载计算机架构，其特征在于，所述星载计算机架构还包括供电和监测电路；相应地，所述数据接口部分，包括CPU监控逻辑模块和复位控制逻辑模块；其中，

所述CPU监控逻辑模块，经配置为：监测由所述星载CPU发送的心跳信号，当心跳信号的发送状态为异常时，触发所述复位控制逻辑模块；

或者，监测所述星载CPU的访问状态，当所述星载CPU的访问状态异常时，触发所述复位控制逻辑模块；

所述复位控制逻辑模块，经配置为：相应于被所述CPU监控逻辑模块触发，向所述供电和监测电路发送复位控制信号；

所述供电和监测电路，经配置为：接收所述复位控制信号；并根据所述复位控制信号向所述星载CPU发送复位信号以使得所述星载CPU进行复位，或者，根据所述复位控制信号对所述星载CPU进行断电复位操作。

4.根据权利要求1所述的星载计算机架构，其特征在于，所述数据接口部分，还包括：纠错回写逻辑模块，经配置为：相应于检测到所述外部存储器中的数据内容发生错误，根据设定的执行参数将所述纠正错误后的数据内容回写至所述外部存储器；或者，

当所述外部存储器为随机存取存储器RAM时，相应于检测到所述RAM中的数据内容发生错误，通过断电复位的方式刷新所述RAM的数据内容。

5.根据权利要求1至4任一项所述的星载计算机架构，其特征在于，所述外部存储器至少包括闪存FLASH和随机存取存储器RAM。

6.一种应用于星载计算机架构的控制方法，其特征在于，所述控制方法应用于权利要求1至5任一项所述的高可靠的星载计算机架构，所述控制方法包括：

由反熔丝现场可编程门阵列FPGA构成的数据接口部分通过嵌入设定的纠错码编码算法将由星载CPU传输的第一数据进行编码后，将所述编码后的第一数据传输至外部存储器进行保存；

所述数据接口部分通过嵌入与所述纠错码编码算法对应的纠错码解码算法将由所述外部存储器传输的第二数据进行解码后，将所述解码后的第二数据传输至所述星载CPU；

所述数据接口部分监控所述星载CPU的工作状态，并当所述星载CPU的工作状态异常时，控制所述星载CPU复位。