[发明专利]一种高可靠的星载计算机架构及其控制方法

说明书

本发明实施例公开了一种高可靠的星载计算机架构及其控制方法；该星载计算机架构可以包括星载处理器CPU、由反熔丝现场可编程门阵列FPGA构成的数据接口部分以及外部存储器；其中，所述数据接口部分，经配置为通过嵌入设定的纠错码ECC编码算法将由所述星载CPU传输的第一数据进行编码后，将所述编码后的第一数据传输至所述外部存储器进行保存；以及，通过嵌入与所述纠错码编码算法对应的纠错码解码算法将由所述外部存储器传输的第二数据进行解码后，将所述解码后的第二数据传输至所述星载CPU；以及，监控所述星载CPU的工作状态，并当所述星载CPU的工作状态异常时，控制所述星载CPU复位。

技术领域

本发明实施例涉及星载计算机容错技术领域，尤其涉及一种高可靠的星载计算机架构及其控制方法。

背景技术

当前，为了实现卫星上所搭载的星载计算机高可靠性，通常采用以下三种方案：第一，采用宇航级器件和电路，利用器件本身可靠性实现高可靠的星载计算机设备或单机；第二，采用多机热备份方式，例如采用三机热备份并且结合三取二的仲裁方式，实现高可靠性；第三，利用高等级或具有特定功能的主CPU芯片，配合较低等级的外围电路方式，以多个程序存储区备份方式实现在可控复杂度的情况下较高可靠性。

对于上述三种方案，对于目前迅速发展的商业卫星需求来说，造成的限制和约束较多。比如，第一种方案器件成本较高，且性能受器件本身限制，很难做到高性能，从而限制卫星功能和性能的提高，因此目前常规方案中较少地仅单纯依靠此种方案实现高可靠系统；第二种方案需要多套相同或相似的电路同时工作，从而导致整个系统功耗较高，此外，对于仲裁电路部分可靠性要求高，从而使得仲裁部分电路成为限制整个系统性能和可靠性的因素；第三种方案则更多依赖CPU自身功能，比如CPU需要具备错误检测与纠正(EDAC，Error Detection And Correction)功能，且通常CPU只能检测程序存储区的错误，无法纠正错误，随着工作时间增加，所有的程序存储器均出现错误，那么也同样无法恢复。而且，对于上述第二及第三种方案，不可避免地需要增加额外的电路和元器件，造成占用体积、功耗、重量等情况，从而导致整个卫星系统的功耗、重量增大，不利于卫星整星的集成度提高，也不利于目前卫星小型化、集成化的发展趋势。

发明内容

有鉴于此，本发明实施例期望提供一种高可靠的星载计算机架构及其控制方法；能够利用单份硬件就能实现高可靠性，降低了系统复杂度；此外，降低了星载计算机架构中各器件的需求程度，便于利用商用现货(COTS，Commercial Off The Shelf)器件，有利于使用较低成本实现高性能、高集成度计算机系统；并且还能够在单机上实现温备份效果，减少因CPU复位导致的任务中断时间。

本发明实施例的技术方案是这样实现的：

第一方面，本发明实施例提供了一种高可靠的星载计算机架构，所述计算机架构包括：星载处理器CPU、由反熔丝现场可编程门阵列FPGA构成的数据接口部分以及外部存储器；其中，

所述数据接口部分，经配置为通过嵌入设定的纠错码ECC编码算法将由所述星载CPU传输的第一数据进行编码后，将所述编码后的第一数据传输至所述外部存储器进行保存；以及，

通过嵌入与所述纠错码编码算法对应的纠错码解码算法将由所述外部存储器传输的第二数据进行解码后，将所述解码后的第二数据传输至所述星载CPU；以及，

监控所述星载CPU的工作状态，并当所述星载CPU的工作状态异常时，控制所述星载CPU复位。

第二方面，本发明实施例提供了一种应用于第一方面所述的星载计算机架构的控制方法，所述控制方法包括：

由反熔丝现场可编程门阵列FPGA构成的数据接口部分通过嵌入设定的纠错码编码算法将由星载CPU传输的第一数据进行编码后，将所述编码后的第一数据传输至外部存储器进行保存；