[发明专利]套刻误差的补偿方法在审
申请号: | 202210158358.1 | 申请日: | 2022-02-21 |
公开(公告)号: | CN114545743A | 公开(公告)日: | 2022-05-27 |
发明(设计)人: | 项宁;曲厚任;鲍丙辉;索圣涛 | 申请(专利权)人: | 合肥晶合集成电路股份有限公司 |
主分类号: | G03F7/20 | 分类号: | G03F7/20;H01L21/027 |
代理公司: | 上海思微知识产权代理事务所(普通合伙) 31237 | 代理人: | 周耀君 |
地址: | 230012 安徽省合肥*** | 国省代码: | 安徽;34 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 误差 补偿 方法 | ||
本发明提供了一种套刻误差的补偿方法,首先提供参考衬底,在所述参考衬底上依次形成第一图形层与第二层图形层,获取第二图形层与第一图形层之间的套刻误差参数,接着提供衬底,在衬底上依次形成第一图形层、第二图形材料层与第一光刻胶层,在对所述第一光刻胶层进行曝光之前,根据所述套刻误差参数,对所述第一光刻胶层进行衬底旋转量补偿与曝光场涨缩量补偿,之后再对第一光刻胶层进行曝光最终形成第二图形层,通过在曝光之前对第一光刻胶层进行补偿,以此降低第二图形层与第一图形层之间的套刻误差,提高产品良率。
技术领域
本发明涉及半导体光刻工艺技术领域,特别涉及一种套刻误差的补偿方法。
背景技术
静态随机存储器(Static Random Access Memory,SRAM)是目前集成电路存储器件领域中非常重要的一种存储器件,其因具有低功耗、数据存取速度快且与CMOS逻辑工艺兼容等特点,在现代超大规模集成电路中被广泛应用。然而,SRAM需要6T以上的晶体管来存储一个Bit新芯,这就使得SRAM的集成度受到了影响,其复杂的布线给制造工艺带来了很多挑战。在SRAM中,为了将半导体器件连接起来,一般设置有多个金属层。半导体器件通过接触孔(Contact,CT)与金属层连接,各金属层之间则通过通孔(Via)连接。
在光刻过程中,曝光显影后的图形(当层),必须与已有图形(前层)对准,才能保证各器件之间的正确连接。曝光图形的当层和前层之间的相对位置称为套刻误差(Overlay)。套刻误差太大会造成器件短路或断路,影响产量的良率。
在通孔制作过程中,由于化学机械研磨的旋转研磨特性,会导致通孔所在层的对准标记(mark)产生偏移,在后续形成金属层的过程中,偏移会被转移至金属层中,最终导致金属层与通孔产生偏移,形成套刻误差。线宽较小的金属层更容易与通孔产生套刻误差,引起SRAM失效,导致产品良率降低。
发明内容
本发明的目的在于提供一种套刻误差的补偿方法,以补偿相邻两层图形之间的套刻误差,提高产品良率。
为解决上述技术问题,本发明提供一种套刻误差的补偿方法,包括:
提供参考衬底,在所述参考衬底上依次形成第一图形层与第二层图形层,收集所述第二图形层与所述第一图形层之间的套刻误差参数;
提供一衬底,在所述衬底上形成所述第一图形层;
在所述第一图形层上形成第二图形材料层与第一光刻胶层;
根据所述套刻误差参数,对所述第一光刻胶层进行衬底旋转量补偿与曝光场涨缩量补偿;
对所述第一光刻胶层进行曝光,形成图形化的第一光刻胶层;
以所述图形化的第一光刻胶层为掩膜,刻蚀所述第二图形材料层以形成所述第二图形层。
可选的,提供多个所述参考衬底以收集多组套刻误差参数。
可选的,在对所述第一光刻胶层进行曝光的曝光机台内进行补偿。
可选的,所述第二图形层为金属层,所述第一图形层为通孔。
可选的,在所述衬底上形成第一图形层的步骤包括:
在所述衬底上依次形成介质层与第二光刻胶层;
对所述第二光刻胶层进行曝光与显影,形成图形化的第二光刻胶层;
以所述图形化的第二光刻胶层为掩膜,刻蚀所述介质层以形成通孔图形;
去除所述图形化的第二光刻胶层,填充导电材料在所述通孔图形内。
可选的,填充导电材料在所述通孔图形内的步骤包括:
填充导电材料,所述导电材料填满所述通孔图形并覆盖所述介质层;
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于合肥晶合集成电路股份有限公司,未经合肥晶合集成电路股份有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210158358.1/2.html,转载请声明来源钻瓜专利网。
- 上一篇:图像分割方法、装置及存储介质
- 下一篇:数据处理方法和数据处理系统