[发明专利]形成半导体器件的方法

说明书

形成半导体器件的方法包括放置第一封装组件。第一封装组件包括第一对准标记和第一伪对准标记。第二封装组件与第一封装组件对准。第二封装组件包括第二对准标记和第二伪对准标记。对准是使用第一对准标记来定位第一封装组件，并使用第二对准标记来定位第二封装组件。将第二封装组件接合至第一封装组件，以形成封装件，其中，第一对准标记接合至第二伪对准标记。

技术领域

本申请的实施例涉及形成半导体器件的方法。

背景技术

在三维(3D)集成电路的形成中，晶圆或器件管芯堆叠在一起以实现更多功能。堆叠通常通过接合实现。在接合工艺中，可形成对准标记以用于将接合装置对准堆叠的晶圆/管芯。

发明内容

本申请的一些实施例提供了一种形成半导体器件的方法，包括：放置第一封装组件，其中，所述第一封装组件包括：第一对准标记；以及第一伪对准标记；将第二封装组件与所述第一封装组件对准，其中，所述第二封装组件包括：第二对准标记；以及第二伪对准标记，其中，所述对准是使用所述第一对准标记来定位所述第一封装组件，并使用所述第二对准标记来定位所述第二封装组件；以及将所述第二封装组件接合至所述第一封装组件以形成封装件，其中，在所述接合后，将所述第一对准标记接合至所述第二伪对准标记。

本申请的另一些实施例提供了一种形成半导体器件的方法，包括：使用第一晶圆中的第一对准标记和第二晶圆中的第二对准标记将所述第一晶圆与所述第二晶圆对准，其中，所述第二对准标记与所述第二晶圆中的伪对准标记位于相同的芯片区域中；以及通过混合接合将所述第一晶圆接合至所述第二晶圆，其中，在所述接合之后，将所述第一晶圆中的所述第一对准标记接合至所述第二晶圆中的所述伪对准标记。

本申请的又一些实施例提供了一种形成半导体器件的方法，包括：在第一封装组件中检索第一对准标记，其中，所述第一封装组件还包括与所述第一对准标记占据相同芯片区域的第一伪对准标记；在第二封装组件中检索第二对准标记，其中，所述第二封装组件还包括与所述第二对准标记占据相同芯片区域的第二伪对准标记；使用所述第一对准标记和所述第二对准标记将所述第二封装组件与所述第一封装组件对准；以及将所述第二封装组件与所述第一封装组件接合。

附图说明

当与附图一起阅读时，根据以下详细描述可最好地理解本发明的各方面。应注意，根据行业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可任意地增加或减少。

图1至图13和图14A示出根据一些实施例的对准和接合管芯的中间阶段的截面图。

图14B示出根据一些实施例的包括对准标记和伪对准标记的管芯堆叠件的截面图。

图15、图16和图17示出根据一些实施例的第一层封装组件、第二层封装组件和接合的封装组件的对准标记和伪对准标记的俯视图。

图18、图19和图20示出根据一些实施例的第一层封装组件、第二层封装组件和接合的封装组件的对准标记和伪对准标记的俯视图。

图21、图22和图23示出根据一些实施例的第一层封装组件、第二层封装组件和接合的封装组件的对准标记和伪对准标记的俯视图。

图24、图25和图26示出根据一些实施例的第一层封装组件、第二层封装组件和接合的封装组件的对准标记和伪对准标记的俯视图。

图27示出根据一些实施例的其中对准标记和对应的伪对准标记具有不同尺寸的实施例。

图28示出根据一些实施例的其中对准标记和对应的伪对准标记具有相同尺寸的实施例。

图29示出根据一些实施例的用于形成管芯堆叠件的工艺流程。

具体实施方式