[发明专利]基于FPGA的多主对多从访问仲裁方法、系统及存储介质

权利要求书

1.基于FPGA的多主对多从访问仲裁方法，其特征在于，包括：

获取各主端口的优先级编号和第一访问指令，所述第一访问指令包括第一操作类型数据、第一访问对象数据、第一地址数据和第一写入数据；

根据设定的译码逻辑对各主端口的第一访问指令进行译码，获得各第一访问指令所对应的第一操作类型数据、第一访问对象数据、第一地址数据和第一写入数据；

根据第一访问对象数据和第一操作类型数据将第一地址数据与对应的优先级编号关联后输入预置的写地址通道，将第一写入数据与对应的优先级编号关联后输入预置的写数据通道；

对写地址通道末端到达的各第一地址数据按照对应的优先级编号进行优先级排序仲裁，得到优先级最高的第一地址数据，对写数据通道末端到达的各第一写入数据按照对应的优先级编号进行优先级排序仲裁，得到优先级最高的第一写入数据；

根据优先级最高的第一地址数据选定对应的从端口，将优先级最高的第一地址数据和第一写入数据传输给对应的从端口。

2.根据权利要求1所述的基于FPGA的多主对多从访问仲裁方法，其特征在于，在将优先级最高的第一地址数据和第一写入数据传输给对应的从端口后，所述方法还包括：

获取对应从端口的写响应数据和端口编号；

根据端口编号将写响应数据通过预置的写响应通道存入对应的第一状态寄存器，并将对应第一状态寄存器的地址数据反馈给对应的主端口。

3.根据权利要求2所述的基于FPGA的多主对多从访问仲裁方法，其特征在于，所述将对应第一状态寄存器的地址数据反馈给对应的主端口，包括：

获取主端口的第二访问指令，所述第二访问指令包括第二操作类型数据、第二访问对象数据、第一访问区间数据、第二地址数据和第一寄存器定义数据；

根据设定的译码逻辑对第二访问指令进行译码，获得第二操作类型数据、第二访问对象数据、第一访问区间数据、第二地址数据和第一寄存器定义数据；

根据第二访问对象数据、第二操作类型数据和第一访问区间数据判定对应的读取访问区间；

根据第二地址数据和第一寄存器定义数据在对应的读取访问区间内找到对应的第一状态寄存器，并读取该第一状态寄存器的地址数据反馈给主端口。

4.根据权利要求1所述的基于FPGA的多主对多从访问仲裁方法，其特征在于，所述方法还包括：

获取各主端口的优先级编号和第三访问指令，所述第三访问指令包括第二操作类型数据、第一访问对象数据、第三地址数据和第一读取数据；

根据设定的译码逻辑对各主端口的第三访问指令进行译码，获得各第三访问指令所对应的第二操作类型数据、第一访问对象数据、第三地址数据和第一读取数据；

根据第一访问对象数据和第二操作类型数据将第三地址数据与对应的优先级编号关联后输入预置的读地址通道，将第一读取数据与对应的优先级编号关联后输入预置的读数据通道；

对读地址通道末端到达的各第三地址数据按照对应的优先级编号进行优先级排序仲裁，得到优先级最高的第三地址数据，对读数据通道末端到达的各第一读取数据按照对应的优先级编号进行优先级排序仲裁，得到优先级最高的第一读取数据；

根据优先级最高的第三地址数据选定对应的从端口，将优先级最高的第三地址数据和第一读取数据传输给对应的从端口。

5.根据权利要求4所述的基于FPGA的多主对多从访问仲裁方法，其特征在于，在将优先级最高的第三地址数据和第一读取数据传输给对应的从端口后，所述方法还包括：

获取对应从端口的读响应数据和端口编号；

根据端口编号将读响应数据通过预置的读响应通道存入对应的第二状态寄存器和第一数据寄存器，并将对应第二状态寄存器和第一数据寄存器的地址数据反馈给对应的主端口。