[发明专利]半导体结构及其制造方法

说明书

半导体结构包括第一finfet单元和第二finfet单元。第一finfet单元的每个具有根据模拟电路设计规则的模拟鳍边界，并且第二finfet单元的每个具有根据数字电路设计规则的数字鳍边界。半导体结构还包括形成有第一finfet单元的第一电路、形成有第二finfet单元的第二电路以及形成有第一finfet单元中的一个或多个和第二finfet单元中的一个或多个的第三电路。本申请的实施例还涉及制造半导体结构的方法。

技术领域

本申请的实施例提供了半导体结构及其制造方法。

背景技术

电子电路持续设计和制造为在越来越高的运行速度下运行。诸如串行器/解串器(serdes)电路的电路目前在从28吉比特每秒(Gbps)至448Gbps的频率范围内运行。过去，这些电路已经使用包括模拟鳍的形成或边界的模拟电路设计规则设计。用于在这些速度下运行的关键器件参数包括跨导(GM)、单位增益频率(UGF)和电迁移(EM)电流。为了实现更高的运行速度，所有这三个关键器件参数已经使用更大的接触多晶硅(poly)间距(CPP)、更宽的扩散上方金属[源极/漏极接触件](MD)、更大的通孔、更宽的金属线和更大的间隔来增加。改变这些结构可以降低电阻和电容，并且提高GM、UGF和最大EM电流。但是，随着设计和制造工艺按比例缩小，使用模拟电路设计规则和模拟鳍边界的性能提高受到器件尺寸的限制。

发明内容

本申请的一些实施例提供了一种半导体结构，包括：第一finfet单元，所述第一finfet单元的每个具有根据模拟电路设计规则的模拟鳍边界；第二finfet单元，所述第二finfet单元的每个具有根据数字电路设计规则的数字鳍边界；第一电路，形成有所述第一finfet单元；第二电路，形成有所述第二finfet单元；以及第三电路，形成有所述第一finfet单元中的一个或多个和所述第二finfet单元中的一个或多个。

本申请的另一些实施例提供了一种半导体结构，包括：第一finfet单元，具有第一鳍边界，包括：第一有源区域，与具有均匀间距的对应栅格线对准；以及第一栅极导体，设置在所述第一有源区域上并且电耦接至所述第一有源区域；以及第二finfet单元，具有第二鳍边界，包括：第二有源区域，与所述第一鳍边界的所述栅格线交错；以及第二栅极导体，设置在所述第二有源区域上并且与所述第二有源区域电耦接。

本申请的又一些实施例提供了一种制造半导体结构的方法，包括：形成具有第一finfet单元的第一电路，所述第一finfet单元具有位于鳍栅格结构的栅格线上的第一鳍；形成具有第二finfet单元的第二电路，所述第二finfet单元具有与所述鳍栅格结构的所述栅格线交错的第二鳍；以及形成具有所述第一finfet单元中的至少一个和所述第二finfet单元中的至少一个的第三电路。

附图说明

当结合附图进行阅读时，从以下详细描述可最佳理解本发明的各个方面。应该指出，根据工业中的标准实践，各个部件未按比例绘制。实际上，为了清楚的讨论，各个部件的尺寸可以任意地增大或减小。此外，附图是作为本发明的实施例的实例的说明性的，而不旨在限制。

图1是示意性示出根据一些实施例的使用具有模拟鳍边界的模拟电路设计规则和具有数字鳍边界的数字电路设计规则设计和制造的serdes电路的实例的框图。

图2是示意性示出根据一些实施例的使用数字电路设计规则和数字鳍边界设计的鳍式场效应晶体管(finfet)单元以及使用模拟电路设计规则和模拟鳍边界设计的finfet单元的图。

图3是示出根据一些实施例的使用模拟鳍边界设计的finfet单元以及使用数字鳍边界设计的finfet单元的某些特性的尺寸的表格。

图4是示出根据一些实施例的配置为设计和制造本发明的单元和电路的计算机系统的实例的框图。

图5是根据一些实施例的集成电路(IC)制造系统和与其相关的IC制造流程的框图。