[发明专利]一种半导体器件及其制造方法

权利要求书

1.一种半导体器件，其特征在于，包括：

衬底；所述衬底具有第一元件区和第二元件区；

形成在所述第一元件区上的第一环栅晶体管；所述第一环栅晶体管具有至少一层第一纳米线或片；所述至少一层第一纳米线或片的外周依次环绕有第一栅介质层和第二栅介质层；

以及形成在所述第二元件区上的第二环栅晶体管；所述第二环栅晶体管具有至少一层第二纳米线或片；所述至少一层第二纳米线或片的外周环绕有第三栅介质层；所述第一栅介质层和所述第二栅介质层的总厚度大于所述第三栅介质层的厚度；所述第一纳米线或片的厚度小于所述第二纳米线或片的厚度；所述第一纳米线或片和所述第二纳米线或片均包括第一材料部；所述第二纳米线或片还包括环绕在所述第一材料部外周的第二材料部；所述第二材料部所含有的材料为高迁移率沟道材料。

2.根据权利要求1所述的半导体器件，其特征在于，所述第一材料部所含有的材料为Si；和/或，

所述高迁移率沟道材料为III-V族半导体材料或Si_xGe_1-x；其中，0≤x＜1。

3.根据权利要求1所述的半导体器件，其特征在于，所述第一环栅晶体管为输入/输出器件；所述第二环栅晶体管为核心器件；和/或；

所述第一纳米线或片具有的第一材料部与所述第二纳米线或片具有的第一材料部的厚度不同。

4.根据权利要求1～3任一项所述的半导体器件，其特征在于，所述第二栅介质层和所述第三栅介质层所含有的材料相同；和/或，

所述第二栅介质层和所述第三栅介质层的厚度相等。

5.一种半导体器件的制造方法，其特征在于，包括：

提供一衬底；所述衬底具有第一元件区和第二元件区；

形成位于所述第一元件区上的第一环栅晶体管、以及形成位于所述第二元件区上的第二环栅晶体管；所述第一环栅晶体管具有至少一层第一纳米线或片；所述至少一层第一纳米线或片的外周依次环绕有第一栅介质层和第二栅介质层；所述第二环栅晶体管具有至少一层第二纳米线或片；所述至少一层第二纳米线或片的外周环绕有第三栅介质层；所述第一栅介质层和所述第二栅介质层的总厚度大于所述第三栅介质层的厚度；所述第一纳米线或片的厚度小于所述第二纳米线或片的厚度；所述第一纳米线或片和所述第二纳米线或片均包括第一材料部；所述第二纳米线或片还包括环绕在所述第一材料部外周的第二材料部；所述第二材料部所含有的材料为高迁移率沟道材料。

6.根据权利要求5所述的半导体器件的制造方法，其特征在于，所述形成位于所述第一元件区上的第一环栅晶体管、以及形成位于所述第二元件区上的第二环栅晶体管，包括：

在第一目标氧化区域上形成至少一层纳米线或片；所述第一目标氧化区域为所述第一元件区和/或所述第二元件区；

对所述至少一层纳米线或片进行第一氧化处理，以使得所述至少一层纳米线或片的厚度减薄至第一预设阈值，并形成环绕在所述至少一层纳米线或片剩余的部分外周的第一介质层。

7.根据权利要求6所述的半导体器件的制造方法，其特征在于，在所述第一目标氧化区域为所述第一元件区和所述第二元件区的情况下，所述第一纳米线或片包括的第一材料部与所述第二纳米线或片包括的第一材料部的厚度相等；所述第一预设阈值等于所述第一材料部的厚度；位于所述第一元件区上的所述第一介质层为所述第一栅介质层；

所述对所述至少一层纳米线或片进行第一氧化处理后，所述半导体器件的制造方法还包括：

选择性去除位于所述至少一层第二纳米线或片包括的第一材料部外周的所述第一介质层；并形成环绕在所述至少一层第二纳米线或片包括的第一材料部外周的第二材料部，获得所述至少一层第二纳米线或片；

形成位于所述第一栅介质层上的所述第二栅介质层、以及形成环绕在所述至少一层第二纳米线或片的外周的所述第三栅介质层。