[发明专利]半导体存储装置及其标识方法

权利要求书

1.一种半导体存储装置的标识方法，其特征在于，包括：

提供包括外围区的半导体存储装置，在所述外围区上设置有外装构件，所述外装构件上具有封装面；

在所述封装面上形成记录层，并将所述封装面划分为多个像素区域；

所述外围区还设置有控制器和预设的像素电路，通过所述控制器控制所述预设的像素电路中的像素电阻通电，使与通电后的像素电阻对应的像素区域显色，以在所述记录层上形成具有特定形状的标识。

2.根据权利要求1所述的半导体存储装置标识方法，其特征在于，所述在所述封装面形成记录层，包括：

将显色剂和染料剂混合制成记录层，并将所述记录层涂布在所述封装面上。

3.根据权利要求1所述的半导体存储装置标识方法，其特征在于，所述在所述封装面上形成记录层后，包括：

在所述记录层上形成保护层，所述保护层包括用于防止所述记录层上的标识发生衰退的抗氧化剂。

4.根据权利要求1所述的半导体存储装置标识方法，其特征在于，所述方法还包括：

所述像素电路中上还设置有译码器，所述译码器对所述控制器传输的编程命令进行译码，控制所述像素电阻的通电。

5.根据权利要求4所述的半导体存储装置标识方法，其特征在于，所述方法还包括：

所述像素电路还包括多个第一晶体管，将所述第一晶体管的源极连接于电源电压线，将所述第一晶体管的栅极连接于所述译码器的输出引脚上。

6.根据权利要求5所述的半导体存储装置标识方法，其特征在于，所述方法还包括：

所述像素电路还包括多个第二晶体管，将所述第二晶体管的源极与所述第一晶体管的漏极连接，将所述第二晶体管的栅极与所述译码器的输出端引脚连接，将所述第二晶体管的漏极与所述像素电阻连接。

7.根据权利要求6所述的半导体存储装置标识方法，其特征在于，所述方法还包括：

将每个所述第一晶体管和与所述第一晶体管对应的第二晶体管串联。

8.一种半导体存储装置，其特征在于，包括：

设置于外围区的外装构件上的封装面，在所述封装面上设置有记录层，所述封装面上具有多个像素区域，每个所述像素区域均具有对应的像素电阻；

设置于外围区的控制器和像素电路，所述像素电路包括多个像素电阻，所述控制器通过控制所述像素电阻进行通电，通过所述像素电阻对所述像素区域进行加热，使所述记录层显色，以在所述记录层上形成具有特定形状的标识。

9.根据权利要求8所述的半导体存储装置，其特征在于，

所述像素电路还包括译码器，所述译码器包括行译码器和列译码器，所述行译码器和所述列译码器分别通过各自的输入端引脚与所述控制器连接，所述行译码器和所述列译码器通过信号共同控制所述像素电阻进行通电。

10.根据权利要求9所述的半导体存储装置，其特征在于，

所述像素电路还包括多个第一晶体管，所述第一晶体管的源极与电源电压线连接，所述第一晶体管的栅极与所述列译码器的输出引脚连接。

11.根据权利要求10所述的半导体存储装置，其特征在于，

多个所述第一晶体管之间呈并联连接。

12.根据权利要求10所述的半导体存储装置，其特征在于，

所述像素电路还包括多个第二晶体管，所述第二晶体管的源极与所述第一晶体管的漏极连接，所述第二晶体管的栅极与所述行译码器的输出引脚连接，所述第二晶体管的漏极与所述像素电阻连接。

13.根据权利要求12所述的半导体存储装置，其特征在于，

多个所述第二晶体管之间呈并联连接。