[发明专利]阵列基板及其显示模组、制作方法

说明书

本申请提出了一种阵列基板及其显示模组、制作方法；该阵列基板包括衬底、设置在衬底上的阵列驱动层和设置在衬底至少一侧的导电层，阵列驱动层包括多个信号线组，导电层包括与多个信号线组电连接的多个导电构件，多个导电构件绝缘设置，至少一个导电构件包括多个交替设置的导通部和切割部，信号线组与导电构件的导通部连接；本申请在组装形成显示模组之前通过向多个导电构件施加测试信号，以对阵列基板的多个信号线组进行点灯测试，提前识别基板侧面与银浆搭接不良，可有效降低产品不良率。

技术领域

本申请涉及显示技术的领域，具体涉及一种阵列基板及其显示模组、制作方法。

背景技术

现阶段，超窄边框的显示模组通常采用“侧绑技术”实现基板面内线路与集成电路板的电连通。目前，主要的侧绑方案为在玻璃侧面磨边并进行银浆涂布及激光雕刻，再进行覆晶薄膜与集成电路板的绑定，使基板侧面线路可以通过银浆与覆晶薄膜和集成电路板导通，进而将电信号供给基板面内。

但是，基板侧面走线与银浆搭接位置容易出现导通不良，直接导致基板面内出现线不良，进而导致显示模组出现显示不良现象。现阶段在银浆制程后，无可靠的检测拦截方式，无法提前识别银浆搭接不良问题，进而导致产品良率下降。

发明内容

本申请提供一种阵列基板及其显示模组、制作方法，以改善当前显示装置在银浆制程之后无法提前识别银浆搭接不良，进而导致产品良率下降的技术问题。

为解决上述技术问题，本申请提供的技术方案如下：

本申请提供一种阵列基板，包括：

衬底；

阵列驱动层，设置在所述衬底上，所述阵列驱动层包括多个信号线组；以及

导电层，设置于所述衬底的至少一侧，所述导电层包括与多个所述信号线组电连接的多个导电构件，多个所述导电构件绝缘设置；

其中，至少一个所述导电构件包括多个交替设置的导通部和切割部，所述信号线组与所述导电构件的导通部连接。

在本申请的阵列基板中，所述阵列驱动层包括公共引线组、交叉设置的数据线组和扫描线组；

所述导电层包括与所述数据线组电连接的第一导电构件、与所述扫描线组电连接的第二导电构件及与所述公共引线组电连接的第三导电构件。

在本申请的阵列基板中，所述第一导电构件与所述第三导电构件位于所述衬底的同一侧，所述第二导电构件与所述第一导电构件、第三导电构件异侧设置。

在本申请的阵列基板中，所述第一导电构件与所述第三导电构件分离设置。

在本申请的阵列基板中，所述数据线组包括多条数据线，所述扫描线组包括多条扫描线，所述公共引线组包括多条公共引线，多条所述数据线与多条所述扫描线交叉设置并围成多个子像素单元；

其中，所述公共引线与所述数据线间隔设置，在多条所述数据线的排列方向上，所述公共引线与相邻的所述数据线的间距大于相邻的两条所述数据线的间距。

在本申请的阵列基板中，在所述数据线的排列方向上，所述第一导电构件与所述第三导电构件的间距小于所述公共引线与相邻的两条所述数据线的间距。

在本申请的阵列基板中，所述信号线组内的信号线包括走线部和与所述走线部连接的连接部，所述连接部连接所述走线部与所述导电构件；

其中，在垂直于所述走线部的延伸方向上，所述连接部的宽度大于所述走线部的宽度。

在本申请的显示模组中，在所述走线部的延伸方向上，多个所述信号线的所述连接部在所述导电构件上的正投影位于所述导电构件内。