[发明专利]半导体装置

说明书

实施方式的半导体装置具备：积层体，包含多个上层导电层及设置在所述多个上层导电层的下层侧的多个下层导电层的多个导电层在第1方向彼此相隔积层，具有阶梯状的端部，且所述多个上层导电层作为与NAND串相对的选择栅极线发挥功能，所述多个下层导电层作为与NAND串相对的字线发挥功能；多个柱状构造，分别包含在所述积层体内在所述第1方向延伸的半导体层；及第1接点，与包含在所述多个上层导电层且连续积层的2个以上的第1上层导电层连接，跨越所述2个以上的第1上层导电层的上表面而设置。

相关申请

本申请享受以日本专利申请2021-150272号(申请日：2021年9月15日)为基础申请的优先权。本申请通过参考所述基础申请而包含基础申请的所有内容。

技术领域

实施方式主要涉及一种半导体装置。

背景技术

在多个存储单元在垂直方向积层(stacked)的3维型的非易失性(nonvolatile)存储器中，设置用以将接点与从存储单元延伸的布线连接的区域。

发明内容

实施方式提供一种能够减少用以连接接点的区域的面积的半导体装置。

实施方式的半导体装置具备：积层体，包含多个上层导电层及设置在所述多个上层导电层的下层侧的多个下层导电层的多个导电层在第1方向彼此相隔积层，具有阶梯状的端部，且所述多个上层导电层作为与NAND(Not And，与非)串相对的选择栅极线发挥功能，所述多个下层导电层作为与NAND串相对的字线发挥功能；多个柱状构造，分别包含在所述积层体内在所述第1方向延伸的半导体层；及第1接点，与包含在所述多个上层导电层且连续积层的2个以上的第1上层导电层连接，跨越所述2个以上的第1上层导电层的上表面而设置。

附图说明

图1是示意性表示实施方式的半导体存储装置的整体性配置构成的图。

图2是示意性表示实施方式的半导体存储装置的存储区域的构成的平面模式图。

图3是示意性表示实施方式的半导体存储装置的存储区域的构成的剖视图。

图4是示意性表示实施方式的半导体存储装置的阶梯区域的构成的平面模式图。

图5是示意性表示实施方式的半导体存储装置的阶梯区域的构成的剖视图。

图6是示意性表示实施方式的半导体存储装置的存储单元部的详细构成的剖视图。

图7是示意性表示实施方式的半导体存储装置的存储单元部的详细构成的剖视图。

图8是示意性表示关于实施方式的半导体存储装置的第1变化例，阶梯区域的构成的剖视图。

图9是示意性表示关于实施方式的半导体存储装置的第2变化例，阶梯区域的构成的平面模式图。

图10是示意性表示关于实施方式的半导体存储装置的第2变化例，阶梯区域的构成的剖视图。

图11是示意性表示关于实施方式的半导体存储装置的第3变化例，阶梯区域的构成的平面模式图。

图12是示意性表示关于实施方式的半导体存储装置的第3变化例，阶梯区域的构成的剖视图。

图13是示意性表示关于实施方式的半导体存储装置的第4变化例，阶梯区域的构成的平面模式图。

图14是示意性表示关于实施方式的半导体存储装置的第4变化例，阶梯区域的构成的剖视图。

图15是示意性表示实施方式的半导体存储装置的接点的平面形状的第1变化例的平面模式图。

图16是示意性表示实施方式的半导体存储装置的接点的平面形状的第2变化例的平面模式图。