[发明专利]半导体装置及在半导体装置内供应电力的方法

说明书

本揭露有关于一种半导体装置及在半导体装置内供应电力的方法。半导体装置包含第一半导体晶粒、在第一半导体晶粒上的堆叠中形成的第二半导体晶粒，以及在前述堆叠中形成的电源管理半导体晶粒，其中第一半导体晶粒以第一电力操作，第二半导体晶粒以不同于第一电力的第二电力操作，电源管理半导体晶粒透过第一穿孔提供第一电力给第一半导体晶粒，且透过第二穿孔提供第二电力给第二半导体晶粒。

技术领域

本揭露是有关于一种半导体装置及在半导体装置内供应电力的方法，尤其是有关于一种包含在堆叠中的电源管理晶粒的半导体装置及在半导体装置内供应电力的方法。

背景技术

由于多种电子组件(如：晶体管、二极管、电阻器、电容器等)的集成密度的持续改善，半导体产业已持续成长。主要地，此些集成密度的改善来自于最小特征尺寸(minimumfeature size)的相继缩小，且此允许更多的组件能够整合于预定的区域内。

除了更小的电子组件之外，对于组件封装的改善寻求提供比先前封装占据更小区域的更小的半导体封装。半导体的封装类型的例子包含方形扁平式封装(quad flatpackage，QFP)、插针格线阵列(pin grid array，PGA)、球格阵列(ball grid array，BGA)、覆晶(flip chip，FC)、三维集成电路(three dimensional integrated circuit，3DIC)、晶圆级封装(wafer level package，WLP)、叠层封装(package on package，PoP)、系统单晶片(system on Chip，SoC)或系统整合晶片(system on integrated circuit，SoIC)的装置。

此些三维的装置的一些装置(如：3DIC、SoC及SoIC)通过将晶片放置在半导体晶圆级晶片上而制得。因为在堆叠的晶片间的内连接(interconnect)的长度的减短，所以此些三维的装置提供改善的集成密度及其他优点，例如：更快的速度及更高的频宽。然而，仍有许多关于三维装置的挑战。

发明内容

本揭露的一实施例揭露一种半导体装置，其包含第一半导体晶粒、在第一半导体晶粒上的堆叠中的第二半导体晶粒，以及在堆叠中的电源管理半导体晶粒，其中第一半导体晶粒以第一电力操作，第二半导体晶粒以不同于第一电力的第二电力操作，电源管理半导体晶粒透过第一穿孔提供第一电力给第一半导体晶粒，并透过第二穿孔提供第二电力给第二半导体晶粒。

本揭露的另一实施例揭露一种半导体装置，其包含多个半导体装置、基础半导体晶粒及连结电路。此些半导体装置的每一者包含第一半导体晶粒、在第一半导体晶粒上的一堆叠中的第二半导体晶粒，以及在此堆叠中的电源管理半导体晶粒，其中第一半导体晶粒以第一电力操作，第二半导体晶粒以第二电力操作，且电源管理半导体晶粒透过第一穿孔提供第一电力给第一半导体晶粒，并透过第二穿孔提供第二电力给第二半导体晶粒。此些半导体装置安装在基础半导体晶粒上，以使此些半导体装置的侧面接合至基础半导体晶粒的上表面。连结电路用以电性连接基础半导体晶粒至此些半导体装置。

本揭露的又一实施例揭露一种在半导体装置内供应电力的方法。此方法包含透过第一穿孔从电源管理半导体晶粒提供第一电力给在半导体晶粒堆叠中的第一半导体晶粒，其中电源管理半导体晶粒是在半导体晶粒堆叠中，以及透过第二穿孔从电源管理半导体晶粒提供第二电力给在半导体晶粒堆叠中的第二半导体晶粒，其中第二电力不同于第一电力。

附图说明

当伴随附图阅读时，从以下详细描述中将最好理解本揭露的态样。注意到的是，根据业界中的标准实务，多种特征并非按比例绘制，且仅用于说明目的。事实上，为了论述清晰，可任意增加或减小多种特征的尺寸。

图1是绘示根据本揭露的一或多个实施例的半导体晶粒100的纵截面视图；

图2是绘示根据一或多个实施例的半导体晶粒堆叠250(如：垂直的半导体晶粒堆叠)的纵截面视图；