[发明专利]三维存储器及其制备方法、存储器系统

权利要求书

1.三维存储器，包括：

衬底；

外围电路，设置于所述衬底的一侧；

存储单元阵列，设置于所述外围电路的远离所述衬底的一侧；以及

公共半导体层，设置于所述存储单元阵列的远离所述外围电路的一侧；

其中，所述存储单元阵列与所述外围电路和所述公共半导体层电连接。

2.根据权利要求1所述的三维存储器，其中，所述三维存储器还包括位于所述外围电路与所述存储单元阵列之间的多个局部触点，所述多个局部触点连接所述存储单元阵列的位线。

3.根据权利要求2所述的三维存储器，其中，所述存储单元阵列包括叠层结构和贯穿所述叠层结构至各个所述局部触点的多个沟道结构，每个所述沟道结构的靠近所述衬底的表面尺寸小于对应的所述局部触点的远离所述衬底的表面的尺寸。

4.根据权利要求3所述的三维存储器，其中，所述沟道结构包括由外向内的功能层和沟道层，所述沟道层与所述局部触点接触。

5.根据权利要求4所述的三维存储器，其中，各个所述沟道结构的沟道层与所述公共半导体层接触。

6.根据权利要求1所述的三维存储器，其中，所述三维存储器还包括接触结构，所述接触结构沿垂直于所述衬底的方向延伸，其一端连接所述外围电路，其另一端连接焊盘结构。

7.存储器系统，包括：

至少一个如权利要求1至6中任一项所述的三维存储器；以及

控制器，与至少一个所述三维存储器电连接，并被配置为控制至少一个所述三维存储器。

8.三维存储器的制备方法，包括：

在衬底的一侧形成外围电路；

在所述外围电路的远离所述衬底的一侧形成存储单元阵列；

在所述存储单元阵列的远离所述外围电路的一侧形成公共半导体层，并使得所述存储单元阵列与所述外围电路和所述公共半导体层电连接。

9.根据权利要求8所述的制备方法，其中，所述制备方法还包括：

在所述外围电路与所述存储单元阵列之间形成多个局部触点，所述多个局部触点连接所述存储单元阵列的位线。

10.根据权利要求9所述的制备方法，其中，形成多个局部触点之后，形成存储单元阵列包括：

在所述多个局部触点远离所述衬底的一侧形成叠层结构；

形成贯穿所述叠层结构并分别至各个所述局部触点的多个沟道结构，其中，每个所述沟道结构的靠近所述衬底的表面尺寸小于对应的所述局部触点的远离所述衬底的表面的尺寸。

11.根据权利要求10所述的制备方法，其中，形成贯穿所述叠层结构并分别至各个所述局部触点的多个沟道结构包括：

形成贯穿所述叠层结构并分别至各个所述局部触点的多个沟道孔，每个所述沟道孔的靠近所述衬底的表面尺寸小于对应的所述局部触点的远离所述衬底的表面的尺寸；

在所述沟道孔的内壁形成功能层；

去除所述功能层的一部分，以形成暴露至少部分所述局部触点的开口；以及

在所述功能层的表面和所述开口内形成沟道层。

12.根据权利要求9所述的制备方法，其中，形成外围电路包括：

在所述衬底的一侧依次形成多个外围器件和互连层，其中，所述互连层包括所述存储单元阵列的所述位线。

13.根据权利要求11所述的制备方法，其中，形成公共半导体层包括：

在所述叠层结构远离所述衬底的一侧形成与各个所述沟道结构的所述沟道层接触的所述公共半导体层。

14.根据权利要求8所述的制备方法，其中，所述制备方法还包括：

形成沿垂直于所述衬底的方向延伸的接触结构，并使其一端连接所述外围电路，另一端连接焊盘结构。