[发明专利]三维存储器及其制备方法、存储器系统

说明书

本申请的实施方式提供一种三维存储器及其制备方法、存储器系统。该三维存储器包括：衬底；外围电路，设置于衬底的一侧；存储单元阵列，设置于外围电路的远离衬底的一侧；以及公共半导体层，设置于存储单元阵列的远离外围电路的一侧；其中，存储单元阵列与外围电路和公共半导体层电连接。

技术领域

本申请涉及半导体技术领域，更具体地，涉及一种三维存储器及其制备方法、存储器系统。

背景技术

随着2D NAND存储器已接近其实际扩展极限，给半导体存储器行业带来严峻挑战。3D NAND存储技术通过垂直地堆叠多层存储单元，打造出在更小的空间内容纳更高存储容量的存储器，进而带来成本节约、能耗降低以及大幅的性能提升等有益效果。

发明内容

本申请的实施方式一方面提供了一种三维存储器，该三维存储器包括：衬底；外围电路，设置于衬底的一侧；存储单元阵列，设置于外围电路的远离衬底的一侧；以及公共半导体层，设置于存储单元阵列的远离外围电路的一侧；其中，存储单元阵列与外围电路和公共半导体层电连接。

在一些实施方式中，该三维存储器还包括位于外围电路与存储单元阵列之间的多个局部触点，多个局部触点连接存储单元阵列的位线。

在一些实施方式中，存储单元阵列包括叠层结构和贯穿叠层结构至各个局部触点的多个沟道结构，每个沟道结构的靠近衬底的表面尺寸小于对应的局部触点的远离衬底的表面尺寸。

在一些实施方式中，沟道结构包括由外向内的功能层和沟道层，沟道层与局部触点连接。

在一些实施方式中，各个沟道结构的沟道层与公共半导体层接触。

在一些实施方式中，三维存储器还包括接触结构，接触结构沿垂直于衬底的方向延伸，其一端连接外围电路，其另一端连接焊盘结构。

本申请的实施方式另一方面提供了一种存储器系统，该存储器系统包括至少一个如上文中任意实施方式所描述的三维存储器；以及控制器，与至少一个三维存储器电连接，并被配置为控制至少一个三维存储器。

本申请的实施方式另一方面还提供了一种三维存储器的制备方法，该制备方法包括：在衬底的一侧形成外围电路；在外围电路的远离衬底的一侧形成存储单元阵列；在存储单元阵列的远离外围电路的一侧形成公共半导体层，并使得存储单元阵列与外围电路和公共半导体层连接。

在一些实施方式中，该制备方法还包括：在外围电路与存储单元阵列之间形成多个局部触点，多个局部触点连接存储单元阵列的位线。

在一些实施方式中，形成多个局部触点之后，形成存储单元阵列包括：在多个局部触点远离衬底的一侧形成叠层结构；形成贯穿叠层结构并分别至各个局部触点的多个沟道结构，其中，每个沟道结构的靠近衬底的表面尺寸小于对应的局部触点的远离衬底的表面的尺寸。

在一些实施方式中，形成贯穿叠层结构并分别至各个局部触点的多个沟道结构包括：形成贯穿叠层结构并分别至各个局部触点的多个沟道孔，每个沟道孔的靠近衬底的表面尺寸小于对应的局部触点的远离衬底的表面的尺寸；在沟道孔的内壁形成功能层；去除功能层的一部分，以形成暴露至少部分局部触点的开口；以及在功能层的表面和开口内形成沟道层。

在一些实施方式中，形成外围电路包括：在衬底的一侧依次形成多个外围器件和互连层，其中，互连层包括存储单元阵列的位线。

在一些实施方式中，形成公共半导体层包括：在叠层结构远离衬底的一侧形成与各个沟道结构的沟道层接触的公共半导体层。在一些实施方式中，所述制备方法还包括：形成沿垂直于衬底的方向延伸的接触结构，并使其一端连接外围电路，另一端连接焊盘结构。