[发明专利]一种半导体器件、终端结构及其制造方法

说明书

一种半导体器件、终端结构及其制造方法，终端结构，包括基底、主结和至少一个场限环；基底包括衬底以及漂移区；场限环的第一掺杂区形成在漂移区上；主结形成在漂移区上，主结包括第二掺杂区；主结上形成有增强环，增强环包括多晶硅结构以及位于多晶硅结构下方的第三掺杂区。由于增强环的存在，耗尽区缩小，使得界面空穴陷阱分布更集中于主结，增强环表面对界面陷阱电荷的敏感性降低，进而退化应力产生的热载流子对于表面电场的影响得以降低，退化效应得到缓解，抑制新的界面空穴电荷产生，加速器件在反向电流应力下达到击穿电压的平衡态，提高了抑制击穿电压退化的能力，提高器件可靠性。

技术领域

本发明涉及半导体器件技术领域，具体涉及一种半导体器件、终端结构及其制造方法。

背景技术

随着功率器件电压等级的逐渐提高，功率整流器（power rectifier，如IGBT器件）已成为现代电力系统中的重要器件，低损耗、高开关速度和高可靠性已成为商业产品和近期研究的关键要求。然而，对于IGBT器件的典型的边缘终端技术，如场限制环（FLR），高的反向电流和电压应力如反向电流应力（Reverse Current Stress，RCS）将在Si-SiO₂界面附近产生大量碰撞电离的电子-空穴对，这可能导致产生空穴/电子陷阱，进而损坏边缘终端区域。

除了界面陷阱随着电应力的持续增加而积累外，电应力期间的产生的高能热载流子（Hot Carrier）可能会由于能量足够大轰击到Si-SiO₂界面产生大量界面态，这些陷阱和界面态都会导致击穿电压（BV）不同程度的蠕变，严重影响器件的可靠性。

发明内容

本发明主要解决的技术问题是现有的边缘终端在界面产生电荷陷阱以及界面态，导致击穿电压蠕变的技术问题。

根据第一方面，一种实施例中提供一种半导体器件的终端结构，包括基底、主结和至少一个场限环；

基底包括衬底以及漂移区，衬底与漂移区均具有第二导电类型，漂移区用于在终端结构处于正向耐压过程中作为耗尽区；

场限环的第一掺杂区形成在漂移区上，第一掺杂区具有第一导电类型；

主结形成在漂移区上，主结包括第二掺杂区，第二掺杂区具有第一导电类型，第二掺杂区与漂移区之间形成第一PN结；

主结上形成有增强环，主结上的增强环的环宽小于其所在主结的宽度；和/或，场限环上形成有增强环，场限环上的增强环的环宽小于其所在场限环的环宽；

增强环包括多晶硅结构以及位于多晶硅结构下方的第三掺杂区；其中，多晶硅结构具有第一导电类型，第三掺杂区具有第一导电类型；第一导电类型和第二导电类型属于不同的半导体导电类型。

根据第二方面，一种实施例中提供一种半导体器件，包括第一方面所描述的终端结构以及元胞，终端结构位于元胞外周。

根据第三方面，一种实施例中提供一种半导体器件的终端结构的制造方法，包括：

提供一基底，基底包括衬底以及位于衬底上方的漂移区；衬底与漂移区均具有第二导电类型，漂移区用于在半导体器件的终端结构处于正向耐压过程中作为耗尽区；

在漂移区上形成介质层，对介质层进行窗口化，得到场限环对应的第一窗口以及主结对应的第二窗口；

通过第一窗口进行掺杂，在漂移区上形成至少一个第一掺杂区；通过第二窗口进行掺杂，在漂移区上形成至少一个第二掺杂区；第一掺杂区和第二掺杂区具有第一导电类型，第一导电类型和第二导电类型属于不同的半导体导电类型；

在第一掺杂区和/或第二掺杂区上形成对应增强环的第三窗口，通过第三窗口沉积多晶硅并进行原位掺杂，得到多晶硅结构，多晶硅结构具有第一导电类型；