[发明专利]适用于多精度神经网络的精度无损存算一体装置及方法有效
申请号: | 202210227427.X | 申请日: | 2022-03-08 |
公开(公告)号: | CN114707647B | 公开(公告)日: | 2023-10-24 |
发明(设计)人: | 周浩翔;刘定邦;刘俊;吴秋平;韩宇亮;罗少波;毛伟;余浩 | 申请(专利权)人: | 南方科技大学 |
主分类号: | G06N3/063 | 分类号: | G06N3/063;G06N3/0464 |
代理公司: | 深圳市君胜知识产权代理事务所(普通合伙) 44268 | 代理人: | 朱阳波 |
地址: | 518055 广东*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 适用于 精度 神经网络 无损 一体 装置 方法 | ||
1.一种适用于多精度神经网络的精度无损存算一体装置,其特征在于,所述装置包括:
数模转换模块,用于将数字信号转换为模拟信号;
选择器,与所述数模转换模块电连接,且用于对若干乘法累加器进行选择;
处理元件,与所述选择器电连接,且用于对模拟信号进行混合精度计算。
2.根据权利要求1所述的适用于多精度神经网络的精度无损存算一体装置,其特征在于,所述处理元件包括乘法累加阵列、与所述乘法累加阵列电连接的模数转换模块以及与所述模数转换模块电连接的多精度移位累加模块。
3.根据权利要求1所述的适用于多精度神经网络的精度无损存算一体装置,其特征在于,所述处理元件采用空间复用的方式排列。
4.根据权利要求2所述的适用于多精度神经网络的精度无损存算一体装置,其特征在于,所述乘法累加阵列由p行q列的乘法累加器组成,其中,p和q均为非零整数。
5.根据权利要求4所述的适用于多精度神经网络的精度无损存算一体装置,其特征在于,所述乘法累加器包括忆阻器以及与所述忆阻器电连接的数据处理模块。
6.一种基于权利要求1-5任一项所述的适用于多精度神经网络的精度无损存算一体装置的方法,其特征在于,所述方法包括:
获取多精度神经网络的输入数据,并将所述输入数据按位拆分后进行数模转换,得到若干模拟信号;
基于选择器和处理元件,将若干所述模拟信号与预设的权重采用时空复用的方式进行乘累加运算和多精度的重组运算,得到多精度神经网络的输出数据。
7.根据权利要求6所述的适用于多精度神经网络的精度无损存算一体装置的方法,其特征在于,所述基于选择器和处理元件,将若干所述模拟信号与预设的权重采用时空复用的方式进行乘累加运算和多精度的重组运算,得到多精度神经网络的输出数据包括:
获取若干时隙,其中,所述时隙用于表征特定的时间间隔;
针对每个所述时隙,通过所述选择器对若干所述模拟信号进行选择,得到若干时隙信号;
将若干所述时隙信号按照时间复用的方式输入到处理元件进行乘累加运算和多精度的重组运算,得到多精度神经网络的输出数据。
8.根据权利要求7所述的适用于多精度神经网络的精度无损存算一体装置的方法,其特征在于,所述将若干所述时隙信号按照时间复用的方式输入到处理元件进行乘累加运算和多精度的重组运算,得到多精度神经网络的输出数据包括:
将若干所述时隙信号按照时间复用的方式输入到乘法累加阵列的各行,得到若干乘累加结果;
将若干所述乘累加结果依次输入到模数转换模块和多精度移位累加模块进行多精度精度重组,得到多精度神经网络的输出数据。
9.一种智能终端,其特征在于,包括有存储器,以及一个或者一个以上的程序,其中一个或者一个以上程序存储于存储器中,且经配置以由一个或者一个以上处理器执行所述一个或者一个以上程序包含用于实现如权利要求6-8中任意一项所述的方法。
10.一种非临时性计算机可读存储介质,其特征在于,当所述存储介质中的指令由电子设备的处理器执行时,使得电子设备能够实现如权利要求6-8中任意一项所述的方法。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于南方科技大学,未经南方科技大学许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/202210227427.X/1.html,转载请声明来源钻瓜专利网。