[发明专利]适用于多精度神经网络的精度无损存算一体装置及方法

说明书

本发明公开了适用于多精度神经网络的精度无损存算一体装置及方法，所述方法包括：获取多精度神经网络的输入数据，并将所述输入数据按位拆分后进行数模转换，得到若干模拟信号；基于选择器和处理元件，将若干所述模拟信号与预设的权重采用时空复用的方式进行乘累加运算和多精度的重组运算，得到多精度神经网络的输出数据。本发明实施例通过多精度神经网络的输入数据与预设的权重采用时空复用的方式进行乘累加运算和多精度的重组运算，使得多精度神经网络的存算一体支持混合精度的神经网络计算，避免精度损失从而提升计算准确性，并且对比传统片上系统架构可以大幅度地提高计算能效。

技术领域

本发明涉及混合信号电路技术领域，尤其涉及的是适用于多精度神经网络的精度无损存算一体装置及方法。

背景技术

多精度神经网络的存算一体架构的核心思想在于将部分或全部的计算转移至存储模块中，即计算单元和存储单元集成在同一个芯片。但是目前基于存算一体架构的芯片大多均存在两个问题：牺牲一定的计算精度的方法来降低AD/DA的数目，从而降低AD/DA的功耗，提高计算能效，但是这种方法通常会带来计算精度的下降，并导致推理准确率的下降；现有的存算一体的架构并不能很好的支持混合精度网络计算。

因此，现有技术还有待改进和发展。

发明内容

本发明要解决的技术问题在于，针对现有技术的上述缺陷，提供一种适用于多精度神经网络的精度无损存算一体装置及方法，旨在解决现有技术中多精度神经网络的存算一体架构计算能效低，且并不能很好的支持混合精度网络计算的问题。

本发明解决问题所采用的技术方案如下：

第一方面，本发明实施例提供一种适用于多精度神经网络的精度无损存算一体装置，其中，所述所述装置包括：

数模转换模块，用于将数字信号转换为模拟信号；

选择器，与所述数模转换模块电连接，且用于对若干乘法累加器进行选择；

处理元件，与所述选择器电连接，且用于对模拟信号进行混合精度计算。

在一种实现方式中，所述处理元件包括乘法累加阵列、与所述乘法累加阵列电连接的模数转换模块以及与所述模数转换模块电连接的多精度移位累加模块。

在一种实现方式中，所述处理元件采用空间复用的方式排列。

在一种实现方式中，所述乘法累加阵列由p行q列的乘法累加器组成，其中，p和q均为非零整数。

在一种实现方式中，所述乘法累加器包括忆阻器以及与所述忆阻器电连接的数据处理模块。

第二方面，本发明实施例还提供一种适用于多精度神经网络的精度无损存算一体装置的方法，其中，所述方法包括：获取多精度神经网络的输入数据，并将所述输入数据按位拆分后进行数模转换，得到若干模拟信号；

基于选择器和处理元件，将若干所述模拟信号与预设的权重采用时空复用的方式进行乘累加运算和多精度的重组运算，得到多精度神经网络的输出数据。

在一种实现方式中，所述基于选择器和处理元件，将若干所述模拟信号与预设的权重采用时空复用的方式进行乘累加运算和多精度的重组运算，得到多精度神经网络的输出数据包括：

获取若干时隙，其中，所述时隙用于表征特定的时间间隔；

针对每个所述时隙，通过所述选择器对若干所述模拟信号进行选择，得到若干时隙信号；

将若干所述时隙信号按照时间复用的方式输入到处理元件进行乘累加运算和多精度的重组运算，得到多精度神经网络的输出数据。

在一种实现方式中，所述将若干所述时隙信号按照时间复用的方式输入到处理元件进行乘累加运算和多精度的重组运算，得到多精度神经网络的输出数据包括：