[发明专利]半导体封装件的制法及其所用的载板与制法

说明书

一种半导体封装件的制法及其所用的载板与制法，包括先提供一暂时性基材，其包含有一板体、设于该板体上的第一铜箔及设于该第一铜箔上的第二铜箔，再于该第一铜箔与该第二铜箔的交界面的部分区域上形成烧结处，使该第一铜箔与该第二铜箔相互结合，供后续于该第二铜箔上进行半导体封装制程。

技术领域

本发明有关一种半导体制程的暂时性基材，尤指一种半导体封装件的制法及其所用的载板与制法。

背景技术

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。为了满足半导体封装件微型化(miniaturization)的封装需求，发展出扇出(fan out)型封装的技术。

图1A至图1G为现有半导体封装件9的制法的剖视示意图。

如图1A所示，提供一暂时性基材1，其包括一板体10、设于该板体10上的厚铜箔11及设于该厚铜箔11上的薄铜箔12，该薄铜箔12用于电镀线路的制程，为避免该薄铜箔12因其厚度太薄而易于运送过程中破裂，故将该薄铜箔12静电吸附(如图所示的交界面S)于该厚铜箔11上，以增厚铜材结构而强化整体铜箔的结构强度。

如图1B所示，于该薄铜箔12上定义出封装区A与移除区B，以于该薄铜箔12的封装区A的表面上形成阻层13，使该移除区B的表面外露，其中，该阻层13为干膜(dry film)，其借由压合方式结合于该薄铜箔12的全部表面上，再以曝光及显影等方式移除该薄铜箔12的部分材质，以露出该移除区B的表面。

如图1C所示，借由蚀刻方式移除该移除区B的薄铜箔12的全部材质，且进一步移除该移除区B下方的厚铜箔11的部分材质。

如图1D所示，剥离移除该阻层13，以外露出该封装区A，使该封装区A呈一凸出平台。

如图1E所示，于该封装区A及厚铜箔11上进行半导体封装制程，如置晶作业、布线作业、模压(molding)作业等，以形成一半导体封装件9。

如图1F所示，沿该封装区A的边缘进行切单制程，以移除该半导体封装件9外围的材质，其中，该切单制程的切割路径L通过该封装区A。

如图1G所示，借由剥离方式分开该厚铜箔11与该薄铜箔12，以移除该板体10，再蚀刻移除该半导体封装件9下方的薄铜箔12，以获取该半导体封装件9。

然而，现有半导体封装件9的制法中，于该封装区A上需借由该阻层13形成一凸出平台，因而需经过多道制程(如图1B至图1D所示的制程)，且于配置该阻层13时，需使用多台设备及许多步骤(如图1B所示的制程)，故于制作该半导体封装件9前，不仅制程繁琐而需耗费多时，且于干膜配置的过程中因需采用不同设备而大幅增加制作该半导体封装件9的成本。

再者，由于该薄铜箔12与该厚铜箔11之间采用静电吸附方式相接合，因而两者之间的定位性不佳，故当进行半导体封装制程时，该薄铜箔12容易因外力影响而位移，导致后续置晶作业与布线作业的布设精准性不佳。

另外，该半导体封装制程于凹凸表面(如图1E所示的封装区A及厚铜箔11)上进行，而非于平整表面上进行，故于该封装区A及厚铜箔11上进行模压作业时，封装胶体的流动性不易控制，因而容易造成应力分布不均等问题。

因此，如何克服上述现有技术的种种问题，实已成为目前业界亟待克服的难题。

发明内容

鉴于上述现有技术的种种缺失，本发明提供一种半导体封装件的制法及其所用的载板与制法，能避免应力集中等问题。

本发明的载板的制法，包括：提供一暂时性基材，其包含有一板体、设于该板体上的第一铜箔及设于该第一铜箔上的第二铜箔；以及于该第一铜箔与该第二铜箔的交界面的部分区域上形成烧结处，使该第一铜箔与该第二铜箔相互结合。

前述的载板的制法中，该第一铜箔与该第二铜箔的交界面的其它区域相互静电吸附。