[发明专利]带有Si与有机中介层的先进封装结构及其制造方法

说明书

本发明公开的一种带有Si与有机中介层的先进封装结构及其制造方法，结构包括低密度布线的基板、高密度RDL布线的Si中介层以及中密度RDL布线的有机介电层，Si中介层内嵌于基板表面，有机介电层采用扇出面板级封装于Si中介层及基板表面且与基板及Si中介层电性连接。Si中介层提供高密度RDL布线，扇出面板级封装制程的有机介电层提供中密度RDL布线，而FCBGA的基板提供低密度的布线，本发明先进封装结构同时使用这三种不同布线密度的介质，可以提供处理器、逻辑与多芯片整合在先进封装结构内，芯片从1个到6个都可以被放入封装体内，芯片数量越多，处理器的运算效率越好。

技术领域

本发明属于半导体封装领域，尤其涉及一种带有Si与有机中介层的先进封装结构及其制造方法。

背景技术

随着人工智能(AI)、数据中心、高性能计算(HPC)、网络和图形加速显卡等多种应用需要更高的内存带宽，先进封装成为支持高带宽内存(HBM，high bandwidth memory)宽I/O的越来越重要的因素。目前主要有三个先进封装技术为业界所使用，台积电TSMC的CoWoS(Chip on Wafer on Substrate)、英特尔Intel的EMIB(Embedded Multi-DieInterconnect Bridge)及三星Samsung的H-Cube。

台积电TSMC的CoWoS：典型的2.5D封装，将Processor、logic及HBM的芯片安装在Si中介层上、Si中介层上有复数层的再分配层(RDL,redistribution layer)，分配层布线的线宽线距小于1.2微米(um)。如此细微的布线，可以提供芯片间高及中密度信号的连接，这时FCBGA基板(或称载板)无法提供的布线密度，以及中及低密度信号的连接。Si中介层再安装在FCBGA基板上，Si中介层有TSV(through silicon via，通过硅通孔)，将上层信号导到下层，再与FCBGA基板做信号导通。Si中介层晶圆的制作由晶圆厂完成，因为光罩(reticle)及曝光制程设备的限制，Si中介层很难做到足够的大来放置很多的芯片，另外成本高是CoWoS为人诟病的地方。

英特尔Intel的EMIB：Intel的作法是将昂贵Si中介层尺寸缩小，Si中介层没有TSV(through silicon via，通过硅通孔)，将上层信号导到下层，因为信号只在Si中介层表面的RDL内传输，没有TSV潜在会降低的芯片的表现。

单数颗或复数颗Si中介层嵌入于FCBGA基板内，需要高及中密度信号连接的布线设计在Si中介层上，低密度信号连接的布线设计在FCBGA基板上，虽然Si中介层尺寸缩小降低了成本，不过FCBGA基板无法设计中密度信号连接的布线(线宽线距介于8um到1.5um之间)，ABF材料内有二氧化硅填料(silica filler)，盲孔(blind via hole)无法用蚀刻(etching)的方式开孔，而用雷射钻开盲孔(blind via hole)，尺寸有限制，太小的孔无法钻，所以基板与芯片的接点的大小与间距无法缩小，Si中介层及芯片尺寸无法进一步缩小，成本无法降低。

目前芯片与Si中介层连接的接点间距55um，芯片与FCBGA基板连接的接点间距130um。

三星Samsung的H-Cube：基本上与台积电TSMC的CoWoS类似，芯片安装在大片的Si中介层上，Si中介层再安装在细间距(fine pitch)的基板上，再安装在高密度互连(HDI，high density interconnect)的基板上。因为使用大片的Si中介层及两个基板，面对的问题跟CoWoS一样，Si中介层难做到足够的大、成本很高。

因此，现有的作法不是Si中介层尺寸大(因为所有高、中、低密度的布线都在上面)，造成成本太贵。就是Si中介层尺寸缩小，高、中密度的布线在上面，FCBGA基板只能设计低密度(线宽线距大于8um)的布线，Si中介层尺寸无法进一步缩小，甚至放更多的芯片的时候，Si中介层尺寸还要加大，成本无法进一步降低。

发明内容