[发明专利]半导体器件

说明书

本申请涉及半导体器件。在一个示例中，半导体器件包括具有第一导电类型和阴极区域掺杂物浓度的阴极区域。电荷存储区域覆盖阴极区域并且具有第一导电类型和小于阴极区域掺杂物浓度的电荷存储区域掺杂物浓度。缓冲区域覆盖电荷存储区域并且具有第一导电类型、缓冲区域厚度、缓冲区域掺杂物浓度分布和缓冲区域峰值掺杂物浓度。漂移区域覆盖缓冲区域并且具有第一导电类型和漂移区域掺杂物浓度。与第一导电类型相反的第二导电类型的阳极区域邻近漂移区域。缓冲区域峰值掺杂物浓度大于电荷存储区域掺杂物浓度并且大于漂移区域掺杂物浓度。缓冲区域峰值掺杂物浓度与电荷存储区域间隔开并且与漂移区域间隔开。本文公开了其它相关示例和方法。

相关申请的交叉引用

本申请要求于2021年3月18日提交的美国临时申请第63/162,962号的优先权，该申请据此全文以引用方式并入本文。

技术领域

本公开整体涉及电子器件，并且更具体地讲，涉及半导体器件以及形成半导体器件的方法。

背景技术

现有的半导体器件和用于形成半导体器件的方法不充分，例如导致成本过高、集成不充分、可靠性降低、性能相对较低、或尺寸太大。通过将此类方法与本公开进行比较并参考附图，常规和传统方法的进一步限制和缺点对于本领域的技术人员而言将变得明显。

发明内容

本申请解决的技术问题是：用于IGBT应用的高电压二极管设计的以前的方法导致了高材料成本、共同封装低效率和低于优选的电性能。

根据本申请的第一方面，提供了一种半导体器件，该半导体器件包括半导体工件，半导体工件包括：半导体工件顶侧；半导体工件底侧，该半导体工件底侧与半导体工件顶侧相对；第一区域，该第一区域位于半导体工件底侧并且具有第一导电类型和第一区域掺杂物浓度；第二区域，该第二区域邻近第一区域并且具有第一导电类型和第二区域掺杂物浓度；第三区域，该第三区域邻近第二区域并且具有第一导电类型并且在具有第三区域峰值掺杂物浓度的第三区域的厚度上方具有第三区域掺杂物浓度分布；和第四区域，该第四区域邻近第三区域并且具有第一导电类型和第四区域掺杂物浓度；其中：第三区域峰值掺杂物浓度大于第二区域掺杂物浓度和第四区域掺杂物浓度；第五区域，该第五区域位于半导体工件顶侧且邻近第四区域并且具有与第一导电类型相反的第二导电类型；第一导体，该第一导体耦接到第五区域且邻近半导体工件顶侧；和第二导体，该第二导体耦接到第一区域且邻近半导体工件底侧。

根据本申请的第二方面，提供了一种半导体器件。该半导体器件包括：阴极区域，该阴极区域具有第一导电类型和阴极区域掺杂物浓度；电荷存储区域，该电荷存储区域覆盖阴极区域并且具有第一导电类型和小于阴极区域掺杂物浓度的电荷存储区域掺杂物浓度；缓冲区域，该缓冲区域覆盖电荷存储区域并且具有第一导电类型、缓冲区域厚度、缓冲区域掺杂物浓度分布以及缓冲区域峰值掺杂物浓度；漂移区域，该漂移区域覆盖缓冲区域并且具有第一导电类型和漂移区域掺杂物浓度；和与第一导电类型相反的第二导电类型的阳极区域，该阳极区域邻近漂移区域；其中：缓冲区域峰值掺杂物浓度大于电荷存储区域掺杂物浓度并且大于漂移区域掺杂物浓度；并且缓冲区域峰值掺杂物浓度与电荷存储区域间隔开并且与漂移区域间隔开。

本申请实现有的有益效果是所提供的半导体器件降低了材料成本、改善了共同封装效率和电性能。

附图说明

图1示出了根据本说明书的半导体器件的局部横截面视图；

图2示出了根据本说明书的涉及包括半导体器件的半导体器件的掺杂物浓度分布的图形信息；

图3、图4、图5、图6、图7和图8是示出根据本说明书方法的各个制造阶段处的半导体器件的局部横截面视图；

图9示出了根据本说明书的涉及示例性半导体器件的掺杂物浓度分布和区域位置的图形信息；并且

图10示出了根据本说明书的半导体器件的局部横截面视图。

具体实施方式