[发明专利]半导体器件的深阱电压的控制方法

说明书

本发明提供一种半导体器件的深阱电压的控制方法，所述半导体器件包括第一衬底、设置在第一衬底上的第一阱及设置在所述第一阱上的第二阱，所述控制方法包括：当对所述第二阱施加负电压时，降低所述第一阱的电压。本发明的优点是，通过降低第一阱电压的方式减小半导体器件的第二阱和第一阱之间的寄生电容，进而减小寄生电容消耗的电流，提高电路性能。

分案说明

本申请是申请日为2020年12月21日、申请号为202011517688.2、发明名称为“半导体器件的深阱电压的控制方法”的中国专利申请的分案申请。

技术领域

本发明涉及集成电路领域，尤其涉及一种半导体器件的深阱电压的控制方法。

背景技术

在3D NAND存储器中，在某些情况下需要对NMOS晶体管的P阱施加负电压，因此，通常采用深N阱(DNW，Deep NWell)来隔离NMOS晶体管。具体地说，深N阱形成在P衬底之上，P阱形成在深N阱之上，NMOS晶体管的漏极和源极形成在P阱中的n型区域，所述深N阱将P衬底与P阱隔离。

使用深N阱将P衬底与P阱隔离的一个问题是，在P阱和深N阱之间的边界处以及在深N阱和P衬底之间的边界处会形成寄生电容。通常，在一个P衬底上可能形成有多个NMOS晶体管，当NMOS晶体管过多时，寄生电容会很大。当P阱被施加负电压时，寄生电容将消耗大电流，对电路性能具有不良影响。

因此，如何减小寄生电容消耗的电流，成为目前亟需解决的问题。

发明内容

本发明所要解决的技术问题是，提供一种半导体器件的深阱电压的控制方法，其能够减小寄生电容消耗的电流。

为了解决上述问题，本发明提供了一种半导体器件的深阱电压的控制方法，所述半导体器件包括第一衬底、设置在第一衬底上的第一阱及设置在所述第一阱上的第二阱，所述控制方法包括：当对所述第二阱施加负电压时，降低所述第一阱的电压。

进一步，所述第一衬底的类型与第二阱的类型相同，与所述第一阱的类型相反。

进一步，所述第一衬底是P衬底，所述第一阱是深N阱，所述第二阱是P阱。

进一步，降低所述第一阱的电压的方法是，对所述第一阱施加预设电压，使所述第一阱的电压由初始电压降低至预设电压。

进一步，所述初始电压为电源电压。

进一步，所述第二阱具有一初始电压，所述第一阱的所述初始电压降低至所述预设电压的斜坡时间与所述第二阱的初始电压降至所述负电压的斜坡时间相同。

进一步，当停止对所述第二阱施加负电压时，将所述第一阱的电压由所述预设电压恢复至所述初始电压。

进一步，降低所述第一阱的电压的方法是，停止对所述第一阱施加电压，通过所述第二阱施加的负电压确定所述第一阱的当前电压。

进一步，所述当前电压满足如下公式：

Vdnw＝Vdd-|Vneg|*Cj1/(Cj1+Cj2)

其中，Vdnw为所述第一阱的当前电压，Vdd为所述第一阱的初始电压，Vneg为向所述第二阱施加的负电压，Cj1为所述第二阱与所述第一阱之间的边界处形成的寄生电容，Cj2为所述第一阱与所述第一衬底之间的边界处形成的寄生电容。

进一步，所述控制方法进一步包括：在停止对所述第一阱施加电压后，监测所述第一阱电压，若所述第一阱电压小于一设定电压，则将所述设定电压施加于所述第一阱，作为所述第一阱的当前电压。

进一步，若所述第一阱电压大于或等于所述设定电压，则保持所述第一阱的当前电压。

进一步，对所述第一阱停止施加电压的方法是，断开所述第一阱与电源的电连接。