[发明专利]一种低回踢噪声的可综合动态电压比较器

说明书

本发明属于半导体技术领域，具体为一种低回踢噪声的可综合动态电压比较器。本发明的可综合动态电压比较器包括时钟延迟模块、输入比较级和输出锁存级电路。动态电压比较器工作于两个相位：复位相位和比较相位。其中，复位相位同时采样输入电压和锁存比较结果，比较相位放大两输入电压差到逻辑1和逻辑0电位。本发明动态电压比较器由数字标准单元构成，兼容自动化流程设计，缩短电路设计时间，便于工艺迁移。

技术领域

本发明属于半导体技术领域，具体涉及集成电路中的一种低回踢噪声的可综合动态电压比较器电路。

背景技术

传统互补金属氧化物半导体（CMOS）模拟电路大多由定制尺寸的MOS管实现，模拟电路版图设计通过手动布局布线完成，版图布局和设计迭代时间较长。在特定制程CMOS工艺下完成的模拟电路迁移到其他CMOS工艺时需要重新搭建电路并完成版图布局布线，传统模拟电路难以实现CMOS工艺间的快速迁移。

而可综合的模拟电路，是指用数字标准单元实现的，可以用数字版图工具自动生成的模拟电路。可综合的模拟电路需要使用数字标准单元来替换传统模拟电路中的CMOS晶体管，在版图生成阶段可使用数字电路版图生成工具自动布局布线，极大提升了版图设计速度。此外，各个工艺的数字标准单元差异较小，在工艺迁移时可使用同类单元快速替换原有电路，实现模拟电路在不同工艺间的快速迁移。

电压比较器用于比较两输入电压的大小，输出值为逻辑1或逻辑0，是逐次逼近型模数转换器中不可或缺的模块。相比于静态比较器，动态比较器不存在静态功耗，且由于正反馈，具有更快的速度，因此应用范围更加广泛。同时，动态比较器相比于静态比较器更易于可综合实现。回踢噪声是影响比较器性能和的非理想因素之一。因此，设计出一种低回踢噪声的可综合动态电压比较器具有非常大的吸引力。

发明内容

本发明所要解决的技术问题是提供一种缩短电路设计时间、便于工艺迁移的低回踢噪声的完全由数字标准单元搭建的可综合动态电压比较器。

本发明提供的低回踢噪声的可综合动态电压比较器，包括一个时钟延迟模块、一个输入比较级电路和一个输出锁存级电路；其输入端口为一对正负信号端口和一个时钟端口；其输出端口为一对互补逻辑信号输出端口；其中：

（1）所述时钟延迟模块，由一个延时单元组成；该延时单元的端口包括一个信号输入端和一个信号输出端；延时单元的信号输入端与时钟输入相连，信号输出端与延时后的时钟信号相连；

（2）所述输入比较级电路，由一对输入单元组成；每个输入单元的端口包括四个信号输入端和一个信号输出端；该对信号输入单元的第一个信号输入端分别与正负输入相连，第二个信号输入端与延时后的时钟信号相连，第四信号输入端与输入时钟信号相连，一个输入单元的第三个信号输入端分别与另一输入单元的信号输出端相连；所述信号输出端分别连接到中间再生信号；

（3）所述输出锁存级电路，由一对反相器和一对或非门组成；该或非门的端口包括两个信号输入端和一个信号输出端；其中，一个或非门的信号输入端分别与中间再生信号通过一对反相器反相后的信号相连，另一个信号输入端分别与另一或非门的信号输出端相连；信号输出端分别连接到锁存输出端口。

本发明提供的低回踢噪声的可综合动态电压比较器，其一对输入单元在输入时钟信号控制下工作于两种模式：复位模式和比较模式；复位模式时，输入时钟信号将中间再生信号复位到电源电压；比较模式时，输入比较级电路表现为正反馈功能，使中间再生信号相互竞争，最终分别收敛于逻辑0和逻辑1电压。

本发明提供的低回踢噪声的可综合动态电压比较器，其输出锁存级电路（即SR锁存器）输入时钟信号控制下工作于两种模式：锁存模式和更新模式；锁存模式时，中间再生信号为电源电压，反相之后均为零电平（VSS），因此输出信号保持原状态不变；更新模式时，若S为高电平，R为低电平，则输出信号分别为低电平和高电平；反之，若S为低电平，R为高电平，则输出信号分别为高电平和低电平。

本发明提供的低回踢噪声的可综合动态电压比较器，其电路工作于两个相位；