[发明专利]一种基于SIP技术的相控阵雷达信号处理系统级芯片

说明书

本发明涉及一种基于SIP技术的相控阵雷达信号处理系统级芯片，相控阵雷达信号处理系统级芯片包括基板、FPGA芯片、DSP芯片、第一时钟芯片、第二时钟芯片、DAC芯片、多个ADC芯片、多个DDR3 SDRAM芯片和FLASH EEPROM芯片。本发明采用SIP技术，将各个芯片的裸片合理地放置于高密度带腔陶瓷电路基板上，并通过基板内部的线路对各芯片进行连接。在完成相控阵雷达基本功能的同时，将系统进行最小化、低功耗化处理，并提升了系统的稳定性。

技术领域

本发明属于电子技术领域，涉及一种基于SIP技术的相控阵雷达信号处理系统级芯片。

背景技术

摩尔定律自从提出以来，为半导体行业的发展既指明了道路，又产生了限制。现在半导体行业大致每隔18个月进行一次迭代，固定大小板卡上的元器件数量也在不断提升，板卡面积也在不断缩小。不过随着雷达信号处理系统的功能越来越复杂，器件越来越多，系统的小型化，模块化的趋势远比摩尔定律发展得快，传统的雷达信号处理系统均使用芯片与PCB板进行设计，在面积大的同时，功耗也比较高，且稳定性不够，应用到弹头或者小型载体上也越来越困难。而且，目前大部分雷达信号处理系统多采用国外芯片，在形式如此严峻的背景下，往往会受制于人，所以芯片国产化也是我们当今所要面临的问题。

系统级封装SIP(System In a Package，系统级封装)是在SOC(System on Chiptechnology)的基础上发展起来的一种新技术，相较于传统的系统芯片设计，SIP封装是将处理器、存储器等多种功能晶圆，根据不同的使用场景，集成在一个芯片的封装内，从而实现一个基本完整功能的封装方案，具有体积小、重量轻、集成度高、功耗低、成本价格较低等优点。

然而，提供一种体积更小、功耗更低且更加稳定的系统芯片成为了亟待解决的一个重要技术问题。

发明内容

为了解决现有技术中存在的上述问题，本发明提供了一种基于SIP技术的相控阵雷达信号处理系统级芯片。本发明要解决的技术问题通过以下技术方案实现：

本发明实施例提供了一种基于SIP技术的相控阵雷达信号处理系统级芯片，所述相控阵雷达信号处理系统级芯片包括基板、FPGA芯片、DSP芯片、第一时钟芯片、第二时钟芯片、DAC芯片、多个ADC芯片、多个DDR3SDRAM芯片和FLASH EEPROM芯片，其中：

所述基板具有凹槽结构，且所述凹槽结构的底面为平面，所述FPGA芯片和所述DSP芯片的裸片放置于所述凹槽结构的底面上，所述第一时钟芯片、所述第二时钟芯片、所述DAC芯片、所述ADC芯片、所述DDR3SDRAM芯片和所述FLASH EEPROM芯片的裸片放置于所述基板的上表面上；

所述FLASH EEPROM芯片，用于存储程序；

所述DDR3 SDRAM芯片，用于存储所述DAC芯片发射的雷达的发射波形数据和从所述ADC芯片采集到的雷达回波数据；

所述FPGA芯片，用于在上电后，读取所述FLASH EEPROM芯片中存储的程序，之后从所述DDR3 SDRAM芯片中读取所述发射波形数据，再将所述发射波形数据发送至所述DAC芯片；

所述DAC芯片，用于将所接收的所述发射波形数据转换为发射波形信号，所述发射波形信号为模拟信号；

所述ADC芯片，用于采集雷达回波数据，并将所述雷达回波数据转换为雷达回波信号，所述雷达回波信号为数字信号；

所述FPGA芯片，还用于读取所述ADC芯片中的所述雷达回波信号，并对所述雷达回波信号进行预处理，之后将预处理后的雷达回波信号存储到所述DDR3 SDRAM芯片中进行保存；

所述DSP芯片，用于从所述DDR3 SDRAM芯片中读取预处理后的雷达回波信号，也可直接通过SSRIO总线从FPGA中读取数据，并对预处理后的雷达回波信号进行进一步的处理；