[发明专利]掩模版及其修正方法

说明书

本发明提供一种掩模版及其修正方法。所述掩模版的修正方法包括提供掩模版，掩模版中形成有多个栅极图案，其中，多个栅极图案包括设计间距小于设定值的第一栅极图案和第二栅极图案，且第一栅极图案和第二栅极图案位置相对，在对掩模版进行图案修正时，将第一栅极图案靠近第二栅极图案的部分边界沿远离第二栅极图案的方向外移。利用该掩模版制作栅极时，各个栅极图案对应一栅极，且设计间距小于设定值的第一栅极图案和第二栅极图案对应的栅极的形状更接近设计形状且不容易相互接触，进而可以改善栅极之间的短路问题，提高半导体器件的电性能。本发明还提供一种通过上述的掩模版的修正方法修正的掩模版。

技术领域

本发明涉及半导体制造技术领域，特别涉及一种掩模版及其修正方法。

背景技术

光刻技术是半导体制作技术中至关重要的一项技术，光刻技术能够实现将图形从掩模版中转移到硅片上，形成符合设计要求的半导体产品。

半导体产品例如CMOS（Complementary Metal Oxide Semiconductor，互补金属氧化物半导体）晶体管通常包括栅极。在先进制程中，形成栅极的步骤通常包括：利用掩模版，通过光刻与刻蚀工艺将掩模版上的栅极图案转移到半导体衬底上以形成栅极。

然而目前在将掩模版上的栅极图案转移到半导体衬底上时，栅极图案会发生变形，使得实际获得的栅极的形状与设计形状存在偏差，进而容易导致栅极之间相互接触而短路，以及导致半导体器件栅极的开启电压偏离预定值，影响半导体器件的电性能。

发明内容

本发明提供一种掩模版及其修正方案，可以改善栅极之间的短路问题，提高栅极的电性能，进而提高半导体器件的电性能。

为了实现上述目的，本发明一方面提供一种掩模版的修正方法。所述掩模版的修正方法包括：提供掩模版，所述掩模版中形成有多个栅极图案，其中，所述多个栅极图案包括设计间距小于设定值的第一栅极图案和第二栅极图案，且所述第一栅极图案和所述第二栅极图案位置相对，在对所述掩模版进行图案修正时，将所述第一栅极图案靠近所述第二栅极图案的边界的中间部分沿远离所述第二栅极图案的方向外移。

可选的，所述第一栅极图案为U形，所述第二栅极图案为I形，所述第二栅极图案的一端位于所述第一栅极图案的开口中；在对所述掩模版进行图案修正时，将所述第一栅极图案与所述第二栅极图案的长边相对的边界的中间部分沿远离所述第二栅极图案的方向外移。

可选的，所述第一栅极图案和所述第二栅极图案均沿相同的方向伸长，在对所述掩模版进行图案修正时，将所述第一栅极图案靠近所述第二栅极图案的长边的中间部分沿远离所述第二栅极图案的方向外移。

可选的，所述栅极图案包括与有源区位置对应的主体区以及位于所述主体区端部的端盖区，所述端盖区与位于有源区侧边的隔离区位置对应；在对所述掩模版进行图案修正时，使得所述端盖区远离所述主体区的端面宽度大于所述主体区的端面宽度。

可选的，所述端盖区的俯视形状为梯形，或者，所述端盖区远离所述主体区的端面与其靠近所述主体区的端面圆弧连接。

可选的，在所述栅极图案的伸长方向上，所述主体区的长度等于所述有源区的宽度，所述端盖区的长度为10nm~24nm。

可选的，所述设定值为小于等于45nm。

可选的，在对所述掩模版进行图案修正时，将所述第一栅极图案靠近所述第二栅极图案的部分边界沿远离所述第二栅极图案的方向外移的移动量为5nm~10nm。

本发明的另一方面提供一种掩模版，所述掩模版中形成有多个栅极图案，所述多个栅极图案为经上述的掩模版的修正方法修正后的图案。