[发明专利]半导体装置

说明书

本公开提出一种半导体装置。半导体装置包括基板；第一半导体通道与第二半导体通道，位于基板上且横向分开。栅极结构覆盖并包覆第一与第二半导体通道。第一源极/漏极区邻接栅极结构的第一侧上的第一半导体通道，且第二源极/漏极区邻接栅极结构的第一侧上的第二半导体通道。隔离结构位于第一源极/漏极区与第二源极/漏极区之间与之下，且隔离结构包括第一隔离区接触第一源极/漏极区与第二源极/漏极区的下表面；以及第二隔离区接触该第一源极/漏极区与第二源极/漏极区的侧壁，且自第一隔离区的下表面延伸至第一源极/漏极区与第二源极/漏极区的上表面。

技术领域

本发明实施例涉及半导体装置，尤其涉及场效晶体管。

背景技术

半导体集成电路产业已经历指数成长。集成电路材料与设计的技术进展，使每一代的集成电路比前一代具有更小且更复杂的电路。在集成电路演进中，功能密度(比如单位芯片面积的内连线装置数目)通常随着几何尺寸(比如采用的制作工艺所能产生的最小构件或线路)缩小而增加。尺寸缩小的工艺通常有利于增加产能与降低相关成本。尺寸缩小亦会增加处理与制造集成电路的复杂度。

发明内容

在至少一实施例中，半导体装置包括基板；第一半导体通道位于基板上；以及第二半导体通道位于基板上且与第一半导体通道横向分开。半导体装置包括至少一栅极结构覆盖并包覆第一半导体通道与第二半导体通道。第一源极/漏极区邻接栅极结构的第一侧上的第一半导体通道。第二源极/漏极区邻接栅极结构的第一侧上的第二半导体通道。隔离结构位于第一源极/漏极区与第二源极/漏极区之间与之下，且隔离结构包括第一隔离区接触第一源极/漏极区与第二源极/漏极区的下表面；以及第二隔离区接触第一源极/漏极区与第二源极/漏极区的侧壁，且自第一隔离区的下表面延伸至第一源极/漏极区与第二源极/漏极区的上表面。

在至少一实施例中，半导体装置的形成方法，包括：形成交错的第一半导体层与第二半导体层的多层晶格于基板上；蚀刻多层晶格与基板以形成第一鳍状物与第二鳍状物于基板之上与之中；沉积隔离区的层状物于基板、第一鳍状物、与第二鳍状物上，以形成第一开口于第一鳍状物与第二鳍状物之间；形成第三鳍状物于第一开口中；形成栅极结构于第一鳍状物、第二鳍状物、与第三鳍状物上；形成合并的源极/漏极区于第一鳍状物、第二鳍状物、与第三鳍状物上；移除基板以露出第一鳍状物与第二鳍状物；移除第一鳍状物与第二鳍状物；蚀刻隔离区的层状物以露出第三鳍状物；移除第三鳍状物以形成第二开口；以及经由第二开口蚀刻合并的源极/漏极区，以形成第一源极/漏极区与第二源极/漏极区。

在至少一实施例中，半导体装置的形成方法，包括：形成含有通道的第一垂直堆叠于第一鳍状物上的第一鳍状物堆叠以及含有通道的第二垂直堆叠于第二鳍状物上的第二鳍状物堆叠于基板之上与之中，形成含有鳍状物基底以接触基板的埋置鳍状物于第一鳍状物与第二鳍状物之间，并形成第三鳍状物于鳍状物基底上，且第三鳍状物与鳍状物基底的材料不同；形成合并的源极/漏极区于第一鳍状物、第二鳍状物、与第三鳍状物上；移除基板以露出鳍状物基底；移除第三鳍状物以形成第一开口；以及经由第一开口蚀刻形成第二开口以分开合并的源极/漏极区。

附图说明

图1A及图1B为本发明实施例中，制造的集成电路装置的一部分的透视图与剖视图。

图2A、图2B、图3A至图3P、图4A至图4D、图5A至图5E、图6A 至图6D、图7A至图7D、图8A至图8E、图9A至图9C、图10A至图10C、图11A、图11B、图12A、图12B、图13至图15、图16A至图16D、图17 及图18为多种实施例中，集成电路装置在多种制作阶段的附图。

图19及图20为多种实施例中，制作半导体装置的方法的流程图。

附图标记如下：

B-B:剖线

D32:距离

10:装置

20A,20B:纳米结构装置