[发明专利]防倒灌的接口电路

权利要求书

1.一种防倒灌的接口电路，其特征在于，包括供电模块、栅跟踪模块、浮空阱模块、浮空阱稳定模块、输出驱动级模块和晶体管，所述供电模块连接所述栅跟踪模块、所述浮空阱模块和所述浮空阱稳定模块，所述栅跟踪模块连接所述晶体管的控制端和所述浮空阱模块，所述晶体管的源极连接所述供电模块，所述晶体管的漏极连接所述输出驱动级模块，所述浮空阱模块连接所述浮空阱稳定模块，所述浮空阱模块用于稳定所述浮空阱模块的电位；

当芯片进入低功耗状态后，所述浮空阱模块输送第一高电位至所述栅跟踪模块，所述栅跟踪模块接收所述第一高电位后输出第二高电位至所述晶体管的控制端，以断开所述供电模块与所述输出驱动级模块的电连接。

2.如权利要求1所述的防倒灌的接口电路，其特征在于，所述供电模块包括电池、IO电源和外部电源，所述电池连接所述IO电源，所述IO电源连接所述栅跟踪模块、所述晶体管的源极、所述浮空阱模块和所述浮空阱稳定模块，所述外部电源通过倒灌端连接所述晶体管的漏极。

3.如权利要求2所述的防倒灌的接口电路，其特征在于，所述浮空阱模块包括第一PMOS管和浮空N阱，所述第一PMOS管的栅极连接所述IO电源，所述第一PMOS管的衬底和漏极短接且连接所述浮空N阱，所述第一PMOS管的源极连接所述倒灌端。

4.如权利要求3所述的防倒灌的接口电路，其特征在于，所述栅跟踪模块包括第二PMOS管，所述第二PMOS管的栅极连接所述IO电源，所述第二PMOS管的源极连接所述第一PMOS管的源极，所述第二PMOS管的漏极连接所述晶体管的控制端，所述第二PMOS管的衬底和所述晶体管的衬底均连接所述浮空N阱。

5.如权利要求4所述的防倒灌的接口电路，其特征在于，当芯片进入低功耗状态后，所述IO电源的输出电压为0，所述第一PMOS管的栅极电压为0，所述第一PMOS管的源极和漏极导通，所述外部电源产生所述第一高电位并通过所述倒灌端将所述第一高电位传输至所述第一PMOS管的漏极和衬底，使得所述浮空N阱的电位为所述第一高电位，使所述第一高电位至所述第二PMOS管的衬底电位为所述第一高电位；

所述第二PMOS管的栅极电压为0，所述第二PMOS管的源极和漏极导通，所述第二PMOS管的漏极输出第二高电位至所述晶体管的控制端，使得所述晶体管的源极和漏极断开，从而断开所述供电模块与所述输出驱动级模块的电连接。

6.如权利要求4所述的防倒灌的接口电路，其特征在于，所述浮空阱稳定模块包括第一NMOS管、第三PMOS管和第四PMOS管，所述第一NMOS管的栅极连接所述IO电源和所述第三PMOS管的栅极，所述第一NMOS管的漏极连接所述第三PMOS管的源极和所述第一PMOS管的源极，所述第一NMOS管的源极连接所述第三PMOS管的漏极和所述第四PMOS管的栅极；

所述第四PMOS管的漏极连接所述IO电源，所述第四PMOS管的源极与衬底短接且连接所述第一PMOS管的源极。

7.如权利要求6所述的防倒灌的接口电路，其特征在于，当芯片处于正常工作状态，所述第一NMOS管的栅极接收所述IO电源的输出电压后，所述第一NMOS管的漏极电位为第一低电位，所述第一NMOS管的源极和漏极导通从而将所述第一低电位输送至所述第四PMOS管的栅极，使得所述第四PMOS管的源极和漏极导通，所述IO电源的输出电压经过所述第四PMOS管传输至所述浮空N阱；

所述第二PMOS管的栅极接收所述IO电源的输出电压后，所述第二PMOS管的源极和漏极断开，所述第二PMOS管的漏极输出第二低电位至所述晶体管的控制端，所述晶体管的源极和漏极导通，所述输出驱动级模块正常工作。

8.如权利要求3所述的防倒灌的接口电路，其特征在于，还包括静电释放防护模块，所述静电释放防护模块包括电池静电释放单元、IO电源静电释放单元和浮空阱静电释放单元，所述电池静电释放单元连接所述电池，所述IO电源静电释放单元连接所述IO电源，所述浮空阱静电释放单元连接所述浮空N阱。