[发明专利]半导体结构的制造方法

说明书

该发明公开了一种半导体结构的制造方法，包括：提供基底，所述基底上包括间隔设置的电极柱；将所述基底设置在第一腔体内，并在所述基底上形成第一介质层，所述第一介质层覆盖所述电极柱；将所述基底转移至第二腔体内，并向所述第二腔体内通入惰性气体，以移除所述第二腔体内的水汽；向所述第二腔体内通入前驱体和反应气体，以在所述第一介质层上形成第二介质层；对所述第二腔体进行抽真空处理，以移除所述第二腔体内的水汽，且所述第二腔体内的压力小于通入所述惰性气体时所述第二腔体内的压力。根据本发明实施例的半导体结构的制造方法能够使得介电层沉积更为均匀，提高半导体结构的防漏电性能。

技术领域

本发明涉及半导体技术领域，具体涉及一种半导体结构的制造方法。

背景技术

现有技术的电容结构一般由上电极、介质层以及下电极组成，根据电容计算公式可知，电容值与上下电极和介质层之间的面积成正比。随着半导体结构的发展，追求高速度，高集成密度，低功耗等已经成为趋势。这样就会造成存储单元的面积减小，存储单元能够存储的电荷量减小，导致高读写频率，造成能耗的增加。并且随着半导体结构尺寸的微缩，尤其是在关键尺寸小于20nm的DRAM制造过程中，氧化层厚度已经接近量子隧穿效应(Quantum tunneling effect)的限制，造成漏电流随着氧化物的厚度减小呈指数增加。

相关技术的电容器在沉积介电层时由于其材料沉积不均匀，从而容易导致造成电容器的高漏电。

发明内容

本发明的目的在于提供一种半导体结构的制造方法，所述制造方法能够使得介电层沉积更为均匀，提高半导体结构的防漏电性能。

根据本发明实施例的半导体结构的制造方法，包括：提供基底，所述基底上包括间隔设置的电极柱；将所述基底设置在第一腔体内，并在所述基底上形成第一介质层，所述第一介质层覆盖所述电极柱；将所述基底转移至所述第二腔体内并向所述第二腔体内通入惰性气体，以移除所述第二腔体内的水汽；向所述第二腔体内通入前驱体和反应气体，以在所述第一介质层上形成第二介质层；对所述第二腔体进行抽真空处理，以移除所述第二腔体内的水汽，且所述第二腔体内的压力小于通入所述惰性气体时所述第二腔体内的压力。

根据本发明的一些实施例，在进行抽真空处理之后，还包括：在所述第二介质层上形成第三介质层，所述第三介质层的材料与所述第一介质层的材料相同。

根据本发明的一些实施例，所述第三介质层的厚度小于所述第一介质层的厚度。

根据本发明的一些实施例，所述第三介质层为非晶结构。

根据本发明的一些实施例，所述第一介质层的厚度大于所述第二介质层的厚度，所述第二介质层的带宽大于所述第一介质层的带宽。

根据本发明的一些实施例，在形成第三介质层之后，还包括：在所述第三介质层上形成所述第四介质层，所述第四介质层的材料与所述第二介质层的材料相同。

根据本发明的一些实施例，在形成所述第三介质层之后，形成所述第四介质层之前，还包括：向所述第二腔体内再次通入惰性气体，以移除所述第二腔体内的水汽；其中，在形成所述第四介质层之前向所述第二腔体内通入所述惰性气体的时间小于在形成所述第二介质层之前向所述第二腔体内通入所述惰性气体的时间。

根据本发明的一些实施例，形成所述第四介质层之后，还包括：再次对所述第二腔体进行抽真空处理，以移除所述第二腔体内的水汽；其中，在形成所述第二介质层之后所述腔体的抽真空处理的时间大于在形成所述第四介质层之后所述腔体的抽真空处理的时间。

根据本发明的一些实施例，在形成所述第四介质层之后，还包括在所述第四介质层上形成电极层。

根据本发明的一些实施例，向所述腔体内通入所述惰性气体时，所述惰性气体的流量为800sccm-2000sccm，所述腔体内的压力为0.5torr-2.0torr。