[发明专利]半导体器件和在用于系统级封装模块的包封物中嵌入电路图案的方法

说明书

公开了半导体器件和在用于系统级封装模块的包封物中嵌入电路图案的方法。SIP模块包括安装到互连基板的多个电组件。电组件和互连基板被包封物覆盖。导电柱被形成为通过包封物。通过激光以电路图案的形式在包封物中形成多个开口。导电材料被沉积在包封物的表面上并且沉积到开口中以形成电路图案。通过研磨机移除导电材料的一部分以暴露电路图案。研磨操作使包封物的表面和电路图案平坦化。电路图案可以是迹线、接触焊盘、RDL或其它互连结构。电路图案也可以是屏蔽层或天线。电组件被部署在SIP模块和电路图案上。

技术领域

本发明一般涉及半导体器件，并且更特别地，涉及半导体器件和在系统级封装(SIP)模块的包封物中嵌入电路图案的半方法。

背景技术

半导体器件通常出现在现代电子产品中。半导体器件执行宽范围的功能，诸如信号处理、高速计算、发射和接收电磁信号、控制电子设备、进行光电作用以及创建用于电视显示的视觉图像。半导体器件出现在通信、功率转换、网络、计算机、娱乐和消费产品的领域中。半导体器件还出现在军事应用、航空、汽车、工业控制器和办公设备中。

针对半导体器件的共同设计目标是减少占位面积和外廓，同时获得功能性。半导体器件需要在更小区域中容纳更高密度的组件。在许多已知的封装布局、中，底部互连基板提供与形成在基板上的电路图案或RDL的机械和电连接，以支持到半导体器件的外部电互连。虽然难以控制，但是合期望的是具有电路图案的恒定或均匀的厚度。电路图案的不规则厚度可能引起互连破裂和组装问题。此外，具有其对应的电路图案的互连基板增加整个半导体封装的高度，这与设计目标相反。

附图说明

图1a至图1c图示具有由划片街区(saw street)分离的多个半导体管芯的半导体晶片；

图2a至图2n图示在SIP模块的包封物中嵌入电路图案的处理；

图3a至图3b图示将电组件安装到SIP模块中的电路图案；

图4a至图4f图示在SIP模块的包封物中嵌入屏蔽层和电路图案的处理；

图5a至图5b图示将电组件安装到SIP模块中的屏蔽层和电路图案的处理；以及

图6图示具有安装到印刷电路板(PCB)的表面的不同类型的封装的PCB。

具体实施方式

在以下的描述中参照各图在一个或多个实施例中描述本发明，各图中同样的标号表示相同或相似的要素。虽然就用于实现本发明的目的的最佳方式描述了本发明，但是本领域技术人员将领会，本发明旨在覆盖可以包括在由所附权利要求限定的本发明的精神和范围内的替换、修改和等同物以及由以下公开和附图支持的它们的等同物。如在此使用的术语“半导体管芯”指代用语的单数形式和复数形式这两者，并且因此可以指代单个半导体器件和多个半导体器件这两者。

半导体器件一般是使用两种复杂的制造处制造的：前端制造和后端制造。前端制造涉及在半导体晶片的表面上形成多个管芯。晶片上的每个管芯包含被电连接以形成功能电路的有源电组件和无源电组件。诸如晶体管和二极管的有源电组件具有控制电流流动的能力。诸如电容器、电感器和电阻器的无源电组件创建电压和电流之间的执行电路功能所需要的关系。

后端制造指代将完成的晶片切割或单体化成单独的半导体管芯，并且封装半导体管芯以用于结构支承、电互连和环境隔离。为了单体化半导体管芯，晶片被沿着晶片的被称为划片街区或划痕区的非功能区划刻并且断裂。使用激光切割工具或锯切刃将晶片单体化。在单体化之后，将单独的半导体管芯安装到封装基板，封装基板包括用于与其它系统组件互连的管脚或接触焊盘。然后将形成在半导体管芯上的接触焊盘连接到封装内的接触焊盘。可以利用导电层、凸块、柱形凸块、导电焊膏或布线接合来进行电连接。包封物或其它模制材料被沉积在封装上以提供物理支承和电隔离。然后将完成的封装插入到电系统中，并且使半导体器件的功能性可用于其它系统组件。