[发明专利]一种芯片IO干扰信号的产生方法及抗干扰能力的验证方法

权利要求书

1.一种芯片IO干扰信号的产生方法，其特征在于，包括：

利用芯片中任一GPIO管脚输出电平信号；

利用第一定时器触发所述GPIO管脚输出的电平信号的翻转，以输出周期性脉冲；

利用第二定时器控制所述周期性脉冲的长度，以形成IO干扰信号。

2.根据权利要求1所述的芯片IO干扰信号的产生方法，其特征在于，利用第一定时器触发所述GPIO管脚输出电平信号的翻转，以输出周期性脉冲，包括：

设置所述第一定时器的计时周期为第一计数时间；

利用所述第一定时器以所述第一计数时间为周期触发一次所述GPIO管脚输出电平的翻转。

3.根据权利要求2所述的芯片IO干扰信号的产生方法，其特征在于，通过所述第二定时器控制所述周期性脉冲的长度，包括：

设置所述第二定时器的计时周期为第二计数时间；

利用所述第二定时器控制所述第一定时器的开启和关闭，以控制所述周期性脉冲的长度。

4.根据权利要求3所述的芯片IO干扰信号的产生方法，其特征在于，所述第二定时器控制所述第一定时器的开启和关闭，以控制所述周期性脉冲的长度，包括：

在每次第二定时器开启后同时开启所述第一定时器；

在每次第二定时器定时结束时关闭所述第一定时器。

5.根据权利要求4所述的芯片IO干扰信号的产生方法，其特征在于，在每次第二定时器定时结束时关闭所述第一定时器，包括：

在每次第二定时器定时结束时触发定时中断；

在所述定时中断处理中关闭所述第一定时器。

6.一种芯片IO抗干扰能力的验证方法，其特征在于，包括：

将待验证通讯模块的数据传输接口连接至所述芯片中任一个GPIO管脚；

在所述通讯模块工作时，通过所述GPIO管脚向所述数据传输接口持续输出干扰信号；所述干扰信号由权利要求1-5中任一项所述的芯片IO干扰信号的产生方法产生；

验证所述通讯模块数据传输的正确性。

7.根据权利要求6所述的芯片IO抗干扰能力的验证方法，其特征在于，在所述通讯模块工作时，通过所述GPIO管脚向所述数据传输接口持续输出干扰信号，包括：每隔一段固定或随机间隔后，重复产生固定或随机时长的所述干扰信号。

8.根据权利要求6所述的芯片IO抗干扰能力的验证方法，其特征在于，所述通讯模块的数据传输接口为UART或SPI或I2C通讯模块中任一数据发送端或数据接收端。

9.一种电子设备，其特征在于，包括处理器及存储器；所述存储器存储有可被处理器调用的程序；其中，所述处理器执行所述程序时，实现如权利要求1-5中任一项所述的芯片IO干扰信号的产生方法。

10.一种存储介质，其特征在于，其上存储有程序，该程序被处理器执行时，实现如权利要求1-5中任一项所述的芯片IO干扰信号的产生方法。