[发明专利]半导体结构及其制造方法

说明书

一种半导体结构，包括至少一个第一芯片，该第一芯片包括半导体衬底和形成在该衬底上表面上的有源层、形成在该第一芯片的有源层中的一个或多个横向金属氧化物半导体器件。所述半导体结构还包括设置在该第一芯片的半导体衬底背面的至少一第一集成电容器。该第一集成电容器包括与衬底背面电连接的第一导电层、在第一导电层上表面的至少一部分上形成的绝缘层，以及在绝缘层上表面的至少一部分上形成的第二导电层。

技术领域

本发明主要涉及电气、电子和计算机技术，更具体地，涉及改进的Bipolar-CMOS-DMOS(BCD)结构。

背景技术

20世纪50年代集成电路(IC)问世后，出现了以下几种基础技术路线的分支：发明于20世纪50年代的双极结晶体管(Bipolar)技术；发明于20世纪60年代的互补金属氧化物半导体(CMOS)器件；以及发明于20世纪70年代的双扩散金属氧化物半导体(DMOS)器件。然而，从20世纪80年代初开始，有时候需要同时运用这三种技术，以满足更高的电压和更快的开关速度要求。顾名思义，BCD技术结合了Bipolar、CMOS和DMOS技术的优点，将其集成在同一个IC封装中。因此，BCD技术已成为广泛应用的平台，如电源管理集成电路(PMIC)、模拟集成电路和射频集成电路。

然而，Bipolar、CMOS和DMOS技术的集成带来了一些设计上的挑战。例如，将低压CMOS器件与高压DMOS器件集成会增加整个芯片设计中的闩锁效应(latch-up)和噪声，因此必须小心有效地将低压和高压器件彼此隔离。对于固定面积芯片，低压和高压器件之间所需的隔离空间会显著减少可用的有源芯片(active chip)面积，或者以其他方式增加芯片的总体尺寸。在传统设计中，安装在电路板上或芯片封装内部的片外(off-chip)或分立电容器(discrete capacitors)通常用于降低噪声和稳定电源电压。然而，这增加了模块的尺寸。此外，电容器和高压器件之间的电气连接通常会引入显著的寄生阻抗(主要是电感和电容)，从而降低高频性能。

发明内容

本发明在一个或多个示意性的实施例中，有益地提供了一种增强Bipolar-CMOS-DMOS(BCD)器件，以及用于制造这种器件的方法。本发明的实施例包括三维(3D)结构，其中低压Bipolar器件和CMOS器件和/或电路有益地以相对于高压DMOS器件和/或电路堆叠的方式进行布置。3D结构包括背面器件和无源元件，例如使用横向金属氧化物半导体(MOS)技术形成的集成电容器，其有益地消除或至少减少杂散阻抗(尤其是寄生电感)，以减少开关节点(SW)上的噪声和电压尖峰，从而提供优异的高频性能。

根据本发明的一个实施方式，一种半导体结构至少包括第一芯片，该第一芯片包括半导体衬底和形成在该衬底上表面上的有源层，一个或多个横向金属氧化物半导体器件形成于该第一芯片的有源层中。该BCD结构至少还包括第一集成电容器，该电容器设置在该第一芯片的半导体衬底的背面。该第一集成电容器包括与所述衬底背面电连接的第一导电层、形成在至少一部分的第一导电层上表面上的绝缘层，以及形成在至少一部分绝缘层上表面上的第二导电层。

根据本发明的另一个实施方式，一种半导体结构的制造方法包括：至少形成第一芯片，该第一芯片包括半导体衬底和形成在该衬底上表面上的有源层，一个或多个横向MOS器件形成于该第一芯片的有源层中；以及在所述第一芯片的所述半导体衬底的背面上至少形成第一集成电容器，所述第一集成电容器包括与所述衬底的背面电连接的第一导电层、形成在第一导电层的至少一部分上表面上的绝缘层，以及形成在绝缘层至少一部分上表面上的第二导电层。

根据本发明的又一实施方式，一种三维BCD结构包括至少一个第一芯片，该第一芯片包括至少一个功率MOS晶体管，以及至少一个第二芯片，该第二芯片包括相对于第一芯片设为堆叠布置的驱动电路。该BCD结构还至少包括第一集成电容器，该第一集成电容器布置在该第一和第二芯片之间，并电耦合到至少一个驱动电路和至少一个功率MOS晶体管。