[发明专利]一种ASIC芯片及蒙哥马利模乘的实现方法和装置

说明书

本申请公开了一种ASIC芯片及蒙哥马利模乘的实现方法和装置，包括：变量接收模块11，用于获取第一输入变量X和第二输入变量Y，以及模数P，其中，均使用n位二进制数表示，模数P为奇数；变量计算模块12，用于基于蒙哥马利模乘的基底r的位数k，分别计算第一输入变量X、第二输入变量Y和模数P的第0至t个分块；迭代计算模块13，用于基于第一输入变量X、第二输入变量Y和模数P的第0至t个分块，按照蒙哥马利模乘的预设迭代算法，进行t+1次迭代；静态随机存取存储器14，用于存储第一输入变量X、第二输入变量Y和蒙哥马利模乘的结果S。采用本方案，减少了存储输入输出所占用的硬件电路的面积，减少了迭代次数，提高了计算效率。

技术领域

本申请涉及计算机技术领域，尤其涉及一种ASIC(Application SpecificIntegrated Circuit，专用集成电路)芯片及蒙哥马利模乘的实现方法和装置。

背景技术

蒙哥马利算法是一种计算大整数模乘和模幂的优化算法，该算法规避了大开销除法和取模操作，使得大整数模乘和模幂仅用加法、乘法和移位操作实现，大幅提高了计算效率。而大整数模乘和模幂在RSA、Paillier等密码算法中的频繁应用奠定了蒙哥马利算法的重要地位。

蒙哥马利算法的核心算法是蒙哥马利模乘算法：

mont_mul(X,Y)＝X·Y·R^-1(modP)

计算大整数模幂的算法可以通过多次蒙哥马利模乘解决，因此近年来在硬件上实现和优化蒙哥马利模乘在计算机技术中占据重要地位，并且，蒙哥马利模乘算法也广泛应用于多方安全计算技术领域中。

目前，在已知的一种蒙哥马利模乘算法(算法1)中，将输入变量表示为在基底r下的分块，例如，将使用一定位数n(例如2048)的二进制数表示的输入变量，拆分为若干个t(例如16个)预设位数k(例如128位)的数据分块，并设计相应预设位数(128位)的加法/乘法器单元。使用设计的加法/乘法器单元，通过执行t次蒙哥马利模乘的迭代算法，得到最后一次迭代结果，并将该迭代结果与模数P进行比较，如果大于等于模数P，则计算该迭代结果减去模数P，结果作为蒙哥马利模乘的结果。

在上述算法1中，最后需要执行比较和减法操作，在硬件视线中占据较大面积，而且效率较低，因此，现有技术中对算法1进行了优化，提出算法2。

在算法2中，输入变量均小于2倍的模数P，使用t+2个数据分块表示输入变量和模数，且输入变量的最后一个数据分块，以及模数的最后两个数据分块均为0，通过执行t+2次蒙哥马利模乘的迭代算法，得到最后一次迭代结果，作为蒙哥马利模乘的结果。

采用算法2可以避免比较和减法操作，且理论上可以证明，若模数P选取n位，输入变量小于2倍的模数P时，蒙哥马利模乘的输出小于2倍的模数P。即算法2的输入和输出的位数可以固定为n+1位。

然而在硬件设计上，一般无法直接增加1位，例如n＝2048位时，硬件使用16块128位来表示n位大整数，而n+1位的大整数则实际需要17块128位来表示，这增大了存储输入输出所占用的硬件电路面积和计算开销。

发明内容

本申请实施例提供一种ASIC芯片及蒙哥马利模乘的实现方法和装置，用以解决现有技术中存在的进行蒙哥马利模乘的计算效率较低，以及使用硬件电路实现蒙哥马利模乘时硬件电路占用面积较大问题。

本申请实施例提供一种专用集成电路ASIC芯片，包括：

变量接收模块，用于获取第一输入变量X和第二输入变量Y，以及模数P，其中，所述第一输入变量X、所述第二输入变量Y、所述模数P以及蒙哥马利模乘的结果，均使用n位二进制数表示，所述模数P为奇数，且所述第一输入变量X和所述第二输入变量Y均小于所述模数P，且2^n-1P2ⁿ-2^n-k；