[发明专利]转接板及封装测试系统

说明书

本申请涉及转接板及封装测试系统。转接板包括基板、传输结构、测试线和电阻；传输结构贯穿基板，测试线嵌设于基板中，且测试线的一端与传输结构电性连接、另一端凸出于基板的表面，电阻嵌设于基板中并与测试线电性连接，用于增加测试线的阻抗以减小测试线对传输结构信号的影响。封装测试系统包括层叠设置第一芯片和第二芯片以及转接板；转接板位于第一芯片与第二芯片之间，传输结构用于连通第一芯片与第二芯片，测试线用于测量传输结构的信号。通过上述方式，一方面增加测试线的阻抗以减小测试线对传输结构信号的影响；另一方面减小电阻与传输结构的距离，进而进一步减小测试线对传输结构信号的干扰。

技术领域

本申请涉及通信技术领域，具体是涉及转接板及封装测试系统。

背景技术

集成扇出型封装(Integrated fan out package，简称InFO)，是将下层的系统级芯片(System on chip)直接与上层的存储芯片(Dynamic Random Access Memory，DRAM)直接互联的一种封装技术。采用集成扇出形封装结构的芯片开始量产前，需要对信号进行测试。对大量高速信号同时进行测试能得到较为可靠的测试结果。当存储芯片与系统级芯片互联时，上层存储芯片即处于正常工作状态。但是，目前的测试方法无法实现在存储芯片与系统级芯片互联时对存储芯片的大量高速信号同时进行测试。

发明内容

本申请提供一种转接板及封装测试系统，用于满足集成扇出型封装的测试需求。

本申请提供了一种转接板，包括：

基板；

传输结构，所述传输结构贯穿所述基板；

测试线，所述测试线嵌设于所述基板中，且所述测试线的一端与所述传输结构电性连接、另一端凸出于所述基板的表面；以及

电阻，所述电阻嵌设于所述基板中并与所述测试线电性连接，用于增加所述测试线的阻抗以减小所述测试线对所述传输结构信号的影响。

可选地，所述电阻位于所述测试线靠近所述传输结构的一侧。

可选地，所述传输结构为过孔、金属线中的一种。

可选地，所述基板上还设有多个地孔，所述地孔位于所述传输结构与所述传输结构之间、所述测试线与所述测试线之间以及所述传输结构与所述测试线之间。

可选地，所述测试线的线宽小于40um。

可选地，相邻所述测试线之间的距离小于40um。

可选地，所述基板包括层叠设置的第一板材与第二板材，所述第一板材的面积小于所述第二板材，且所述第一板材位于所述第二板材的范围内，使得所述第一板材与所述第二板材形成避让台阶；其中所述传输结构贯穿所述第一板材与所述第二板材，所述测试线嵌设于所述第二板材中。

本申请实施例还提供一种封装测试系统，包括：

层叠设置第一芯片和第二芯片；以及

转接板；所述转接板位于所述第一芯片与所述第二芯片之间，所述传输结构用于连通所述第一芯片与所述第二芯片，所述测试线用于测量所述传输结构的信号。

可选地，所述转接板还包括第一焊盘与第二焊盘，所述第一焊盘位于所述基板的一侧表面并与所述传输结构的一端电性连接，所述第二焊盘位于所述基板背离所述第一焊盘的表面并与所述传输结构的另一端电性连接；所述第一焊盘与第一芯片电性连接，所述第二焊盘与所述第二芯片电性连接。

可选地，所述第一芯片为存储芯片和系统级芯片中的一者，所述第二芯片为所述存储芯片和所述系统级芯片中的另一者。