[发明专利]一种芯片、装置及数据传输方法

权利要求书

1.一种芯片，用于与主机通信，其特征在于，所述芯片用于：

与所述主机建立通信链路，所述通信链路包括时钟链路和数据链路；

接收所述主机通过所述时钟链路和所述数据链路向所述芯片发送的第一数据；

其中，所述芯片在接收所述第一数据的下行时段，输出时钟干扰信号和/或数据干扰信号，使得基于目标通信协议在所述通信链路上采集到的第二数据与所述第一数据不同，所述时钟干扰信号用于干扰所述时钟链路，所述数据干扰信号用于干扰所述数据链路，所述目标通信协议为所述主机向所述芯片发送所述第一数据采用的通信协议。

2.根据权利要求1所述的芯片，其特征在于，所述芯片具体用于：

在接收所述第一数据的下行时段，输出时钟干扰信号和/或数据干扰信号，使得基于目标通信协议在所述通信链路上采集到的第二数据的比特位数和/或比特值与所述第一数据不同。

3.根据权利要求2所述的芯片，其特征在于，所述芯片具体用于：

在接收所述第一数据的下行时段，输出时钟干扰信号，改变所述时钟链路上的时钟周期个数和/或时钟周期，使得基于目标通信协议在所述通信链路上采集到的第二数据的比特位数和/或比特值与所述第一数据不同。

4.根据权利要求3所述的芯片，其特征在于，所述芯片具体用于：

在接收所述第一数据的下行时段，输出时钟干扰信号，增加所述时钟链路上的时钟周期个数，使得基于目标通信协议在所述通信链路上采集到的第二数据的比特位数大于所述第一数据的比特位数。

5.根据权利要求3所述的芯片，其特征在于，所述芯片具体用于：

在接收所述第一数据的下行时段，输出时钟干扰信号，减少所述时钟链路上的时钟周期个数，使得基于目标通信协议在所述通信链路上采集到的第二数据的比特位数小于所述第一数据的比特位数。

6.根据权利要求3所述的芯片，其特征在于，所述芯片具体用于：

在接收所述第一数据的下行时段，输出时钟干扰信号，改变所述时钟链路上的时钟周期，且保持所述时钟链路上的时钟周期个数不变，使得基于目标通信协议在所述通信链路上采集到的第二数据的比特值与所述第一数据不同，且所述第二数据的比特位数与所述第一数据相同。

7.根据权利要求2所述的芯片，其特征在于，所述芯片具体用于：

在接收所述第一数据的下行时段，输出时钟干扰信号和/或数据干扰信号，使得基于目标通信协议在所述通信链路上采集到停止信号，使得采集到的所述第二数据的比特位数少于所述第一数据的比特位数。

8.根据权利要求2所述的芯片，其特征在于，所述芯片还用于：

根据所述目标通信协议，向所述主机发送响应信号。

9.根据权利要求1所述的芯片，其特征在于，所述在接收所述第一数据的下行时段，输出时钟干扰信号和/或数据干扰信号，包括：

若所述芯片接收到所述主机发送的第三数据，则在接收所述第一数据的下行时段，输出时钟干扰信号和/或数据干扰信号。

10.根据权利要求1所述的芯片，其特征在于，所述在接收所述第一数据的下行时段，输出时钟干扰信号和/或数据干扰信号，包括：

若所述芯片的电气信号与预设判断条件相匹配，则在接收所述第一数据的下行时段，输出时钟干扰信号和/或数据干扰信号。

11.根据权利要求10所述的芯片，其特征在于，所述电气信号包括以下信号中的一种或其组合：

时钟信号、电源信号、复位信号、置位信号和数据信号。

12.一种装置，其特征在于，包括权利要求1-11任一项所述的芯片。

13.一种数据传输方法，其特征在于，应用于芯片，所述芯片用于通过通信链路与主机相连，所述通信链路包括时钟链路和数据链路，所述方法包括：

接收所述主机通过所述时钟链路和所述数据链路向所述芯片发送的第一数据；

其中，所述芯片在接收所述第一数据的下行时段，输出时钟干扰信号和/或数据干扰信号，使得基于目标通信协议在所述通信链路上采集到的第二数据与所述第一数据不同，所述时钟干扰信号用于干扰所述时钟链路，所述数据干扰信号用于干扰所述数据链路，所述目标通信协议为所述主机向所述芯片发送所述第一数据采用的通信协议。