[发明专利]一种芯片、装置及数据传输方法

说明书

本申请实施例提供的一种芯片、装置及数据传输方法，所述芯片用于：与主机建立通信链路，通信链路包括时钟链路和数据链路；接收主机通过时钟链路和数据链路向芯片发送的第一数据；其中，芯片在接收第一数据的下行时段，输出时钟干扰信号和/或数据干扰信号，使得基于目标通信协议在通信链路上采集到的第二数据与第一数据不同，时钟干扰信号用于干扰时钟链路，数据干扰信号用于干扰数据链路，目标通信协议为主机向芯片发送第一数据采用的通信协议。在本申请实施例中，芯片可以干扰主机向芯片发送的预设数据，避免他人通过检测、采集主机与芯片之间的通信波形等手段获取到主机向芯片发送的私密性数据(预设数据)。

技术领域

本申请涉及通信技术领域，具体地涉及一种芯片、装置及数据传输方法。

背景技术

在通信领域，存在主机与从机之间的通信方式，其中，通信时序由主机发起，从机被动应答。双方通信的起始和结束，均由主机控制，因此从机一直都是处于被动访问和应答的状态。

在一些场景中，主机可能会向从机发送私密性数据。例如，主机在认证作为从机的芯片时，主机可能会在认证指令中向芯片发送私密性数据，这些私密性数据可能包括与通信密码、通信状态有关的信息。当竞争对手通过监测、采集主机与芯片之间的通信波形时，就可以获取这些私密性数据。然而，现有的芯片在与主机通信时，作为从机，只能被动接收这些私密性数据，无法阻止主机传输这些私密性数据，也不能防止别人从通信总线上提取这些私密性数据。

发明内容

有鉴于此，本申请提供一种芯片、装置及数据传输方法，以利于解决现有技术中发送给芯片的私密性数据容易被第三方获取，导致私密性数据泄露的问题。

第一方面，本申请实施例提供了一种芯片，用于与主机通信，所述芯片用于：

与所述主机建立通信链路，所述通信链路包括时钟链路和数据链路；

接收所述主机通过所述时钟链路和所述数据链路向所述芯片发送的第一数据；

其中，所述芯片在接收所述第一数据的下行时段，输出时钟干扰信号和/或数据干扰信号，使得基于目标通信协议在所述通信链路上采集到的第二数据与所述第一数据不同，所述时钟干扰信号用于干扰所述时钟链路，所述数据干扰信号用于干扰所述数据链路，所述目标通信协议为所述主机向所述芯片发送所述第一数据采用的通信协议。

在一种可能的实现方式中，所述芯片具体用于：

在接收所述第一数据的下行时段，输出时钟干扰信号和/或数据干扰信号，使得基于目标通信协议在所述通信链路上采集到的第二数据的比特位数和/或比特值与所述第一数据不同。

在一种可能的实现方式中，所述芯片具体用于：

在接收所述第一数据的下行时段，输出时钟干扰信号，改变所述时钟链路上的时钟周期个数和/或时钟周期，使得基于目标通信协议在所述通信链路上采集到的第二数据的比特位数和/或比特值与所述第一数据不同。

在一种可能的实现方式中，所述芯片具体用于：

在接收所述第一数据的下行时段，输出时钟干扰信号，增加所述时钟链路上的时钟周期个数，使得基于目标通信协议在所述通信链路上采集到的第二数据的比特位数大于所述第一数据的比特位数。

在一种可能的实现方式中，所述芯片具体用于：

在接收所述第一数据的下行时段，输出时钟干扰信号，减少所述时钟链路上的时钟周期个数，使得基于目标通信协议在所述通信链路上采集到的第二数据的比特位数小于所述第一数据的比特位数。

在一种可能的实现方式中，所述芯片具体用于：