[发明专利]一种全隔离N型LDMOS器件及其制备方法

权利要求书

1.一种全隔离N型LDMOS器件，其特征在于，所述器件的结构是以几何中心横向对称分布，具体包括：

P型衬底（1）；

沿P型衬底（1）向上外延的P型外延层P-EPI（2）；

设于P型衬底（1）与P型外延层P-EPI（2）交界处的重掺杂N型埋层NBL（3）；

设于P型外延层P-EPI（2）顶部表面中心位置的P型区域HVPW（13），P型区域HVPW（13）顶端表面中部设有P型外延层Substrate电极端（20）及对称分布于所述电极端（20）两侧的N型源端（17）；

对称分布于P型区域HVPW（13）两侧的N型漂移区N-Drift（11）；

设于P型区域HVPW（13）及N型漂移区N-Drift（11）底部的P型区域P-Type（9）；

设于N型漂移区N-Drift（11）表面的N型漏端（18）；

设于P型外延层P-EPI（2）顶部的栅极（15），栅极（15）与P型外延层P-EPI（2）之间设有栅极氧化物（14），栅极（15）两侧设有侧墙（16）；

设于N型漂移区N-Drift（11）外侧、与重掺杂N型埋层NBL（3）相连的N型区域DNW（4）；

设于N型区域DNW（4）表面的深浓度N型区域N-Well（10），以及设于所述N型区域N-Well（10）表面的N型NBL电极端（19）；

设于N型区域DNW（4）和N型漂移区N-Drift（11）之间、与重掺杂N型埋层NBL（3）相连的内侧深沟槽结构（6）；

设于N型区域DNW（4）与重掺杂N型埋层NBL（3）外侧的深度深沟槽结构（8）及注入在深度深沟槽结构（8）底部的P-区域（7）；

设于深度深沟槽结构（8）外侧的P型区域P-Well（12），在P型区域P-Well（12）表面顶部设有P型衬底Substrate电极端（21）；在P型外延层P-EPI（2）顶端表面，设有对称于P型区域HVPW（13）的浅沟槽隔离结构（5）。

2.根据权利要求1所述的全隔离N型LDMOS器件，其特征在于，所述P型衬底（1）为本征、轻掺杂的硅或外延硅；所述P型区域HVPW（13）为P型掺杂的硅；所述P型区域P-Well（12）为P型掺杂的硅；所述P型区域P-Type（9）为浓于P型外延层P-EPI（2）掺杂浓度的硅；所述P型外延层Substrate电极端（20）和所述P型衬底Substrate电极端(21)为重掺杂的硅；所述P-区域（7）为轻掺杂P型硅；

所述栅极（15）为重掺杂多晶硅或者金属；所述栅极氧化物（14）为二氧化硅或二氧化铪；所述侧墙（16）为二氧化硅或SiO₂-Nitride-SiO₂结构；所述浅沟槽隔离结构（5）为二氧化硅；所述外侧的深度深沟槽结构（8）与内侧深沟槽结构（6）为二氧化硅或二氧化硅外包其他材料构成的绝缘结构，其中外侧深度深沟槽结构（8）深度高于内侧深沟槽结构（6）深度；

所述N型漂移区N-Drift（11）为用作漂移区的N型掺杂区域；所述N型源端（17）与N型漏端（18）为N型重掺杂区域；所述重掺杂N型埋层NBL（3）为重掺杂N型区域；

所述N型区域DNW（4）为N型掺杂区域；所述N型区域N-Well（10）为N型掺杂区域；所述N型NBL电极端（19）为重掺杂N型区域，其中N型区域DNW（4）、N型区域N-Well（10）与N型NBL电极端（19）一起构成了重掺杂N型埋层NBL（3）的引出，其掺杂浓度为N型NBL电极端（19）大于N型区域N-Well（10）大于N型区域DNW（4）；

所述P型外延层Substrate电极端（20）、P型区域HVPW（13）与P型区域P-Type（9）一起构成深度深沟槽结构（8）内侧的P型外延层P-EPI（2）的引出；所述P型衬底Substrate电极端（21）与P型区域P-Well（12）一起构成深度深沟槽结构（8）外侧的P型衬底（1）的引出。