[发明专利]一种全隔离N型LDMOS器件及其制备方法

说明书

本发明公开了一种全隔离N型LDMOS器件及其制备方法，所述器件设有双层深度不同的深沟槽隔离结构（DTI）：深度深沟槽结构位于外侧，用于隔离埋层NBL；深沟槽结构位于内侧，用于LDMOS器件的横向隔离，形成全隔离LDMOS器件。制备过程中，双层深度不同的深沟槽结构通过两步刻蚀工艺形成。相比于传统由结隔离构成的全隔离型LDMOS器件，高压情况下，本发明的具有双层DTI结构的全隔离LDMOS器件可以在保证横向击穿电压的条件下大大减少器件的面积，提高集成度，且避免结隔离存在的寄生晶体管开启造成漏电问题。

技术领域

本发明属于半导体技术，涉及半导体集成电路制造领域，尤其涉及一种全隔离N型LDMOS器件（Fully Isolated Lateral Double-diffusion Metal Oxide Semiconductorfield effect transistor，全隔离横向双扩散金属-氧化物-半导体场效应晶体管）及其制备方法。

背景技术

随着功率集成电路的发展，BCD工艺已经成为了主流的功率器件制备技术，LDMOS也由于其耐压能力强、驱动电流大、开关性能好、成本客观等优点成为了BCD工艺的核心器件。

LDMOS器件通常用于高压上应用，随着对高电压水平的需求增加，在特定的使用需求下，LDMOS需要满足电路系统之间的高电压隔离，来防止内部源端电压高于漏端造成的横向漏电。传统技术中，通常使用横向三极管形成结隔离，这种结隔离的方法往往会存在结击穿的危险，为了避免横向结击穿问题，只能通过增大面积的方式来解决。

发明内容

本发明的目的是针对现有的结隔离的全隔离N型LDMOS隔离方法面积较大，侧向隔离漏电的问题，提出了一种设有双层深沟槽（DTI）结构全隔离N型LDMOS器件及其制备方法，通过改变横向的隔离方式，增大横向BV的同时减少面积和漏电电流。

为实现上述目的，本发明采用以下技术方案：

一种全隔离N型LDMOS器件，特点是所述器件的结构是以几何中心横向对称分布，具体包括：

P型衬底；

沿P型衬底向上外延的P型外延层P-EPI；

设于P型衬底与P型外延层P-EPI交界处的重掺杂N型埋层NBL；

设于P型外延层P-EPI顶部表面中心位置的P型区域HVPW，P型区域HVPW顶端表面中部设有P型外延层Substrate电极端及对称分布于所述电极端两侧的N型源端；

对称分布于P型区域HVPW两侧的N型漂移区N-Drift；

设于P型区域HVPW及N型漂移区N-Drift底部的P型区域P-Type；

设于N型漂移区N-Drift表面的N型漏端；

设于P型外延层P-EPI顶部的栅极，栅极与P型外延层P-EPI之间设有栅极氧化物，栅极两侧设有侧墙；

设于N型漂移区N-Drift外侧、与重掺杂N型埋层NBL相连的N型区域DNW；

设于N型区域DNW表面的深浓度N型区域N-Well，以及设于所述N型区域N-Well表面的N型NBL电极端；

设于N型区域DNW和N型漂移区N-Drift之间、与重掺杂N型埋层NBL相连的内侧深沟槽结构；

设于N型区域DNW与重掺杂N型埋层NBL外侧的深度深沟槽结构及注入在深度深沟槽结构底部的P-区域；

设于深度深沟槽结构外侧的P型区域P-Well，在P型区域P-Well表面顶部设有P型衬底Substrate电极端；在P型外延层P-EPI顶端表面，设有对称于P型区域HVPW的浅沟槽隔离结构。

所述P型衬底为本征、轻掺杂的硅或外延硅；所述P型区域HVPW为P型掺杂的硅；所述P型区域P-Well为P型掺杂的硅；所述P型区域P-Type为浓于P型外延层P-EPI掺杂浓度的硅；所述P型外延层Substrate电极端和所述P型衬底Substrate电极端为重掺杂的硅；所述P-区域为轻掺杂P型硅；