[发明专利]一种带有两个周期的高速ROM电路

说明书

本发明公开了一种带有两个周期的高速ROM电路，包括中央处理器、存储控制模块、ROM存储器、第一加密模块、RAM存储器、第二加密模块、EEPROM存储器和第三加密模块，所述中央处理器和存储控制模块连接，所述ROM存储器和第一加密模块连接，所述RAM存储器和第二加密模块连接，所述EEPROM存储器和第三加密模块连接；所述ROM存储器、第一加密模块、RAM存储器、第二加密模块、EEPROM存储器和第三加密模块均与中央处理器连接；所述ROM存储器包含两个周期，分别为active mode和low power mode。本发明，将原有时序拆分为两个周期，分别为active mode和low power mode；当进入低功耗模式时，关闭precharge，自动降低BL电位，降低功耗。

技术领域

本发明涉及高速ROM电路技术领域，具体是一种带有两个周期的高速ROM电路。

背景技术

ROM(Read-Only Memory)是一种只读存储器，在芯片制造阶段，预存数据(例如，启动程序)通过特定光罩烧录在ROM中，并且不能被更改。在超大规模集成电路芯片中往往嵌入有CPU，在芯片上电初始化的过程中，CPU需要从ROM中读取初始化数据以顺利完成CPU的上电初始化。现有的初始化数据的读取方式是CPU通过SPI(Serial PeripheralInterface，串行外设接口)模块读取ROM中的初始化数据，并且在CPU上电初始化完成后不能再读取ROM中的数据。

现有技术中的ROM电路如图4-6所示，其每个周期均precharge，读取速度不足，连续工作时，反而功耗较大。

发明内容

本发明的目的在于提供一种带有两个周期的高速ROM电路，以解决现有技术中的问题。

为实现上述目的，本发明提供如下技术方案：一种带有两个周期的高速ROM电路，包括中央处理器、存储控制模块、ROM存储器、第一加密模块、RAM存储器、第二加密模块、EEPROM存储器和第三加密模块，所述中央处理器和存储控制模块连接，所述ROM存储器和第一加密模块连接，所述RAM存储器和第二加密模块连接，所述EEPROM存储器和第三加密模块连接；所述ROM存储器、第一加密模块、RAM存储器、第二加密模块、EEPROM存储器和第三加密模块均与中央处理器连接；所述ROM存储器、第一加密模块、RAM存储器、第二加密模块、EEPROM存储器和第三加密模块均与存储控制模块连接；

所述ROM存储器包含两个周期，分别为active mode和low power mode。

优选的，还包括FLASH存储器和第四加密模块，所述FLASH存储器和第四加密模块连接，所述FLASH存储器分别与中央处理器和存储控制模块连接，所述第四加密模块分别与中央处理器和存储控制模块连接。

优选的，还包括报警模块，所述报警模块与中央处理器连接。

优选的，还包括备份模块，所述备份模块与中央处理器连接，所述备份模块与存储控制模块连接。

优选的，所述ROM存储器设计包括以下步骤：

S1：将原有时序拆分为两个周期，分别为active mode和low power mode；

S2：当进入低功耗模式时，关闭precharge，自动降低BL电位，降低功耗。

优选的，还包括通过片选信号CE，来控制PRE信号，当CE无效，便进入low power模式。

优选的，还包括增加LPW信号，外部控制PRE信号。当LPW有效时，进入低功耗模式。