[发明专利]半导体结构及其形成方法

说明书

本发明提供了一种半导体结构及其形成方法，所述半导体结构包括：基底；位于基底上的金属层；以及位于所述金属层上的刻蚀停止层，所述刻蚀停止层包含依次层叠设置的金属氮化物层、绝缘层与金属氧化物层，金属氮化物层与金属层的粘附性比较好，而金属氧化物层起到刻蚀停止的作用，使得刻蚀可有效停止于所述金属层之前，避免所述金属层过刻蚀而裸露，或者刻蚀不足而组件失效，从而提高半导体结构的性能。

技术领域

本发明涉及半导体制造领域，特别涉及一种半导体结构及其形成方法。

背景技术

随着集成电路制造技术的不断发展，人们对集成电路的集成度和性能的要求变得越来越高。为了提高集成度，降低成本，元器件的关键尺寸不断减小，集成电路内部的电路密度越来越大，导致线路上的电阻电容延迟(RC-Delay) 效应也越来越大。不论是金属层材质、金属层间距或是金属层间介电材质都影响着电阻及电容值，使得信号越来越难以快速传递, 同时也会影响到晶体管的开关速率, 产品本身操作频率(frequency)无法提升。

降低互连结构中介质层材料的k值是有效降低RC延迟效应的方法，然而现有互连结构因为低k介质层的k值无法再降低，电阻电容值面临极限。而通过制作不同尺寸的通孔（Via）的方式去降低电阻电容值又容易导致刻蚀停止层无法有效抵挡刻蚀，会造成下层金属层过刻蚀而裸露，或者刻蚀不足而组件失效，最终影响半导体器件的性能。

发明内容

本发明的目的在于提供一种半导体结构及其形成方法，提高刻蚀阻挡层的阻挡作用，提高半导体器件的性能，提升产品的操作频率。

为解决上述技术问题，本发明提供一种半导体结构，包括：

基底；

位于基底上的金属层；以及，

位于所述金属层上的刻蚀停止层，所述刻蚀停止层包含依次层叠设置的金属氮化物层、绝缘层与金属氧化物层。

可选的，所述金属氮化物层与所述金属氧化物层中的金属均包含铝、银或金。

可选的，所述金属氮化物层的材质包含氮化铝，所述金属氧化物层的材质包含氧化铝。

可选的，所述绝缘层的材质包含碳氧化硅。

可选的，所述半导体结构还包括：

位于所述刻蚀停止层上的介质层；

位于所述介质层内的多个通孔，其中至少一个所述通孔贯穿所述介质层与所述刻蚀停止层并暴露出所述金属层，至少一个所述通孔位于所述介质层内且未暴露出所述刻蚀停止层；以及，

位于所述通孔内的金属插塞。

可选的，所述金属氮化物层、所述绝缘层与所述金属氧化物层构成第一电容，所述金属氧化物层、所述介质层与所述金属插塞构成第二电容，所述第一电容与所述第二电容串联。

可选的，所述刻蚀停止层的厚度不大于35nm。

可选的，所述金属氮化物层的厚度介于2nm~10nm之间，所述绝缘层的厚度介于5nm~15nm之间，所述金属氧化物层的厚度介于2nm~10nm之间。

相应的，本发明还提供一种半导体结构的形成方法，包括以下步骤：

提供一基底；

在所述基底上形成金属层；

在所述金属层上形成刻蚀停止层，所述刻蚀停止层包括依次层叠设置的金属氮化物层、绝缘层与金属氧化物层。

可选的，所述金属氮化物层的材质包含氮化铝，所述绝缘层的材质包含碳氧化硅，所述金属氧化物层的材质包含氧化铝。