[发明专利]一种基于GaN双异质结的单片集成芯片

说明书

本发明公开了基于GaN双异质结外延片的功率器件与CMOS逻辑电路的集成芯片，包含增强型的p‑MOS和n‑MOS、耗尽型n‑MOS、具有极化结的增强型功率HEMT和功率SBD、电阻、pn结电容，其中增强型p‑MOS和n‑MOS构成CMOS反相器。本发明主要特征在于：通过基于GaN双异质结外延片的上述器件实现全GaN CMOS逻辑电路和功率器件的单片集成，减小了寄生效应，提高了芯片集成度和功率密度；本发明提出的GaN双异质结外延片结构，在GaN沟道层(3)/势垒层(4)和势垒层(4)/顶部GaN层(5)异质界面分别引入二维电子气(2DEG)和二维空穴气(2DHG)，通过选择性保留2DHG实现低阻p‑MOS；双异质结引入的极化结用于增强型功率HEMT和功率SBD，器件阻断状态下，极化结改善电场集中效应，提高功率器件的击穿电压。

技术领域

本发明属于功率半导体集成电路技术领域，涉及一种基于GaN双异质结外延片的功率器件与CMOS逻辑电路的单片集成芯片。

背景技术

CMOS集成技术具有高能源效率，是目前驱动集成电路(IC)的主流选择。当前Navitas等公司的GaN功率IC仅将部分驱动电路与功率器件集成，逻辑控制部分和前级驱动依旧采用Si基IC实现，这种混合集成方案限制了开关频率，且散热和抗辐照性能较差，限制了GaN IC在航天及新一代通信领域的应用。因此实现全GaN CMOS逻辑电路和功率器件的单片集成具有重大意义。其中，GaN基p沟道器件是推动GaN芯片高频化，集成化和小型化的核心单元。常规pMOS利用常关型GaN HEMT的p-GaN栅极材料实现，但p-GaN中受主Mg电离能较高，空穴浓度和迁移率较低，限制了pMOS的输出电流能力。此外，对于GaN功率器件，缓解电场集中效应、提高击穿电压是充分发挥GaN材料优良特性，拓展GaN器件应用范围亟待解决的问题。

发明内容

针对上述问题，本发明提出一种基于GaN双异质结外延片的功率器件与CMOS逻辑电路的单片集成芯片。

本发明的技术方案是：

一种基于GaN双异质结的单片集成芯片，包含增强型的p-MOS和n-MOS、耗尽型n-MOS、具有极化结的增强型功率HEMT和功率SBD、电阻、pn结电容，其中增强型p-MOS和n-MOS构成CMOS反相器；

GaN双异质结外延片包括沿垂直方向自下而上依次层叠设置的衬底层1、GaN缓冲层2、GaN沟道层3、势垒层4、顶部GaN层5；所述势垒层4和GaN沟道层3形成异质结，异质结界面产生二维电子气(2DEG)；所述顶部GaN层5和势垒层4形成异质结，异质结界面产生二维空穴气(2DHG)；

所述增强型p-MOS制作在顶部GaN层5层的一端，其中部有凹槽，且上表面覆盖绝缘栅介质10；所述增强型p-MOS表面沿横向方向上依次分布增强型p-MOS第一导电材料、增强型p-MOS第二导电材料和增强型p-MOS第三导电材料，且三者彼此有间距；所述增强型p-MOS第一导电材料向下延伸，贯穿绝缘栅介质10并延伸入顶部GaN层5中，且和顶部GaN层5的接触为欧姆接触，其引出端为源电极；所述增强型p-MOS第二导电材料覆盖在顶部GaN层5凹槽处，与绝缘栅介质10构成MIS栅结构，其引出端为栅电极；所述增强型p-MOS第三导电材料向下延伸，贯穿绝缘栅介质10并延伸入顶部GaN层5中，且和顶部GaN层5的接触为欧姆接触，其引出端为漏电极；