[发明专利]一种共用比较器的两通道时域交织型Binary-Search ADC系统

权利要求书

1.一种共用比较器的两通道时域交织型Binary-Search ADC系统，其特征在于，包括：两通道自举采样选通电路、共用比较器的两通道比较电路、编码器和两通道数选器，所述两通道自举采样选通电路与共用比较器的两通道比较电路相连接，所述共用比较器的两通道比较电路与编码器相连接，所述编码器与两通道数选器相连接，两通道自举采样选通电路、共用比较器的两通道比较电路、编码器、两通道数选器均与时钟脉冲/电源相连接，其中，所述两通道自举采样选通电路具有两通道选通功能，所述两通道自举采样选通电路通过传输门和额外的一组自举开关和电容将单组采样信号分割为两组互不重叠的采样信号，分别传输给两个通道的子ADC电路，保证两个通道的子ADC电路工作互不干扰；还用于保证开关CMOS管的栅源电压始终维持一个固定的值；共用比较器的两通道比较电路用于将单个比较器输出拆分为两个不同子通道的输出，编码器用于将比较器输出逻辑转换为0、1数字码，两通道数选器用于将两个不同子通道的输出信号复原为完整信号，所述两通道自举采样选通电路、共用比较器的两通道比较电路和两通道数选电路均为动态结构，动态结构相比于传统结构引入了时序信号来控制电路的关断，其中本文的时序信号被完整的分为了占空比各为50％的两个通道，以满足单个比较器能够工作在两个非重叠的时序信号下，实现运行速度的倍增。

2.根据权利要求1所述的一种共用比较器的两通道时域交织型Binary-Search ADC系统，其特征在于，所述两通道自举采样选通电路包括子两通道数选电路、自举采样开关和采样电容，其中，所述子两通道数选电路是利用传输门和逻辑门为选通元件，将输入的模拟正弦信号分给两个自举采样通道，从而给后级比较电路提供两组不同的采样电平；所述自举采样开关用于在输入信号不断变化时保持开关管的导通电阻稳定，当CLK时序为低时自举采样开关关断，对开关内部电容的上极板充电到VDD，同时将上一个周期的采样信号信号保存在采样电容上，而CLK时序为高时，输入信号VIN被引入到开关内部电容的下极板，由于电容两端的电压差不会突变，上极板电压增加到VDD+VIN，VIN表示输入信号电压，VDD表示电源电压，并通过旁路引入到开关管的栅极，保持开关管栅源电压稳定，导通电阻稳定，同时自举采样开关导通将连续的输入信号输入到采样电容上，实现低失真和全摆幅输入范围，消除体效应所对应的开关导通电阻带来的非线性。

3.根据权利要求1所述的一种共用比较器的两通道时域交织型Binary-Search ADC系统，其特征在于，所述共用比较器的两通道比较电路包括若干级三级动态比较器、时序选通逻辑和输出选通逻辑，其中，

三级动态比较器包括两级动态放大器和一级动态闩锁级，用于比较自举采样电路传来的采样电平和参考电平，两级动态放大器用于减小后级比较器输入端的失调电压，避免判决失误，提高了精度，一级动态闩锁级用于对差分信号快速判决，提高响应速度；

时序选通逻辑包括传输门和逻辑门，用于将单个输入时序通过不同的逻辑门以及延时电路分化为两个子通道所需的全部时序，保证比较器能够正常工作在两个非重叠的通道下，而如图7所示的比较器阵列包含三级比较器电路，三级比较器电路之间的时序也相互关联，第一级比较器电路的时序信号由时钟电路产生，第一级比较器电路包含一个单独的比较器，并对输入信号和参考电压进行判决产生第一位的判决结果，第一位的判决结果再输入后面的解码器电路的同时作为下一级电路的时序信号触发第二级电路工作，依次循环；

输出选通逻辑用于将比较器的正负输出端分化为两个非重叠通道的两组输出，并把大小关系传递到后级编码器电路中转换成数字信号，并把两个子通道的编码器输出结果输入到两通道数选器中，完成一次模数转换。

4.根据权利要求3所述的一种共用比较器的两通道时域交织型Binary-Search ADC系统，其特征在于，所述共用比较器的两通道比较电路使用的比较器数目只有两通道ADC的一半，通过传输门和逻辑门控制将单个比较器同时工作在两个通道下的不同状态，同时也将输出通道拆分为两个子通道传输给编码器编码；而各级比较电路的时序也是高度相关联的，在前级比较器完成判决后，后一级电路的时序信号由前级电路中的比较器输出提供，即后级电路的工作状态是由前级电路选中的，相当于前级比较器的输出组选中后级比较器的四个状态，同时后级电路的时序由前级电路的工作状态决定，使得整个比较电路实现异步工作逻辑。