[发明专利]一种共用比较器的两通道时域交织型Binary-Search ADC系统

说明书

本发明请求保护一种共用比较器的两通道时域交织型Binary‑Search ADC系统，其包括两通道自举采样选通电路、共用比较器的两通道比较电路、编码器电路和两通道数选电路，其中两通道自举采样选通电路包括子两通道数选电路、自举采样开关和采样电容；共用比较器的两通道比较电路包括每一级的三级动态比较器、时序选通逻辑和输出选通逻辑。本发明的目的在于能够使两通道时域交织型Binary‑Search ADC共用比较器，减少了一半的比较器数目，极大的降低了电路的功耗和版图面积。创新点在于相比传统两通道时域交织Binary‑Search ADC架构，本发明基于共用比较器的两通道电路对电路功耗和版图面积的降低有着显著的效果。

技术领域

本发明属于模拟集成电路领域，具体涉及一种共用比较器的两通道时域交织型Binary-Search ADC系统。

背景技术

尽管在上世纪90年代集成电路领域的专家们预言未来短时间内模拟集成电路会被数字集成电路完全取代，但时至今日模拟集成电路依旧是现代芯片设计中不可或缺的一环，尤其是随着现代CMOS集成电路工艺的迅猛发展，社会对模拟集成电路的需求不仅没有被数字电路完全取代，反而呈现出蓬勃发展的趋势，究其原因是因为电路在使用和工作过程中不可避免的会遇到模拟信号和数字信号之间的转换，自然界中的信号从宏观上来讲都是模拟量，而计算机处理的是数字信号，如何将自然界中的模拟量转换为计算机能够处理的数字量就是我们ADC(模数转换器)的应用场景。所以，在几乎所有的现代电子电路中都有ADC的身影，主要有三个研究方向，一种是超高精度的ADC，主要应用于高清图像修复中，一种是超高速ADC，主要应用于移动通信和相控阵雷达电扫中，还有一个方向为极低功耗应用，主要配合传感器在各种场合下进行长期读数。

市场上常见的ADC架构包括Flash ADC(闪存型)、SAR ADC(逐次逼近型)、PiplineADC(流水线型)、Sigma-delta ADC(过采样转换器)等，这些ADC有各自的特点，应用于不同的场景之中。而本文采用的子Binary-Search ADC(二进制搜索算法)相比于上述成熟的ADC类型是一种新颖的架构，首次由比利时人Geert Van提出架构已经是2008年，且涉及相关设计的人员很少，多数人都在进行时下最热门的SAR ADC高速低功耗方向发展。而在传统的ADC设计4要素(功耗，面积，速度，精度)中，Binary-Search ADC可以在速度和功耗方面达到非常惊人的水平，除开高精度场合不太适用以外，时下大部分ADC应用场景都可以有它的一席之地。Binary-Search ADC的理论功耗比SAR ADC更低，速度也更快，这也是我选择Binary-Search ADC作为子ADC来设计双通道时域交织型ADC的主要原因。

随着4G/5G移动通信的快速发展，通信行业对高速ADC的需求不断增加，虽然工艺进步有助于提高单通道ADC的转换速率，但是改善很有限，而且近年来半导体工艺的进步速度也有所放缓，由于半导体工艺的物理尺寸限制，MOS管本身的速度提升遇到了瓶颈，所以在高速运用中常从结构级对ADC的速度进行进一步提高，而时域交织技术就是其中最为高效的拓扑，该技术往往结合多个子ADC并行工作，轮流采样和转换，以实现转换速率倍增，然而多个子ADC并行工作不仅使速度倍增，还带来了庞大的电路结构和版图面积，使得其芯片集成遇到了挑战，尤其是在以Binary-Search ADC为子ADC的研究中最为明显。其单通道ADC的比较器数目随着精度的增加呈指数型增加，所以后续研究首选的优化方向就是减少比较器数目，优化电路复杂度，通过引入逻辑变换电路可以最多减少比较器数目到N位电路只需要N个比较器，但其设计的逻辑变换电路过于复杂，本身也会随着精度的增加呈指数型增加，还使得信号传输路径变得更为复杂，增加了不必要的时序延时。所以本发明提出的逻辑电路本身并没有减少子通道比较器的数目，而是选择时序冗余相对充足的情况下进行两个通道共用比较器的逻辑，在比较器数目需求减少一半的情况下也并没有引入过于复杂的逻辑电路，极大的降低了电路的复杂度和功耗。

发明内容

本发明旨在解决以上现有技术的问题。提出了一种共用比较器的两通道时域交织型Binary-Search ADC系统。本发明的技术方案如下：