[发明专利]一种异质结结构、半导体器件结构及其制造方法

说明书

一种异质结结构、半导体器件结构及其制造方法，其方法中通过在两种半导体有源层之间形成中间结构层材料，中间结构层材料一方面使得阻挡两种半导体有源层之间的金属元素的扩散，另一方面中间结构层材料的能带对于电子具有较低的势垒，使得电子在两种半导体有源层之间能够发生自由迁移或者大量隧穿，从而使得第一有源层和第二有源层之间能够形成较理想的异质结界面，获得更深的异质结势阱。形成更为理想的半导体异质结，使得真正利用和发挥异质结在金属氧化物半导体器件中的性能优势。提升了现有的高迁移率高稳定性的晶体管或高耐压性的二极管等器件的性能。

技术领域

本发明涉及异质结场效应晶体管，具体涉及一种异质结结构、半导体器件结构及其制造方法。

背景技术

半导体的异质结是一种特殊的PN结，由两层以上不同的半导体材料薄膜依次沉积在同一基座上形成。由于两种不同半导体的能带差异(主要是导带底能级和费米能级的差异)，在接触界面处能够分别形成势阱和势垒，从而形成异质结(如图1所示)，其中两种半导体界面形成的异质结势阱中能够存在大量电子。半导体异质结被认为是获得更高性能的半导体器件的有效手段，例如，目前的高迁移率高稳定性的晶体管、高耐压性的二极管等器件。

现有的金属氧化物半导体异质结工艺中，由于金属氧化物半导体的非晶态特性以及器件制备中常用的高温工艺(如退火等)，两种甚至多种金属氧化物之间容易发生元素扩散。这就导致理想的半导体异质结难以形成，无法真正利用和发挥异质结在金属氧化物半导体器件中的性能优势。从而使得现有的高迁移率高稳定性的晶体管或高耐压性的二极管等器件的性能还需进一步提升。

发明内容

本发明主要解决的技术问题是提出一种异质结结构、半导体器件结构及其制造方法，使得更好的发挥异质结在金属氧化物半导体器件中的性能优势，进一步提升器件性能。

根据第一方面，一种实施例中提供一种用于半导体器件的异质结结构，包括：位于基底以及基底上方的异质结构层；

所述异质结构层包括至少两层有源层以及位于相邻的两层所述有源层之间的中间结构层，其中，相邻的两层所述有源层的带隙不同，以使得在相邻的两层有源层之间形成异质结，所述中间结构层用于阻挡金属和氧元素的扩散，所述中间结构层的厚度和能带结构允许载流子穿过，并在所述第一有源层和所述第二有源层之间传输。

可选的，所述中间结构层为：氧化铝、氧化铪、氧化钽或氧化钛。

可选的，所述有源层为IGZO、IZO、ZTO、ITZO、AZO、ZnO、GaO或InO。

可选的，所述中间结构层的厚度为0-5nm。

根据第二方面，一种实施例中提供一种异质结半导体器件结构，包括：

衬底；

异质结构层，述异质结构层为上述任一异质结结构，位于所述衬底的部分上表面；

栅极绝缘层，位于所述异质结构层的部分上表面；

栅电极层，位于所述栅极绝缘层的上方；

钝化层，所述钝化层覆盖所述栅电极层和所述栅极绝缘层；

源漏电极层，底部接触所述异质结构层，并位于所述栅电极层的两端，其中，所述钝化层将所述源漏电极层与所述栅电极层分隔开。

根据第三方面，一种实施例中提供一种异质结半导体器件结构，包括：

衬底；

位于所述衬底部分上表面的栅电极层；

栅极绝缘层，位于所述衬底的上表面并覆盖所述栅电极层；

异质结构层，所述异质结构层为上述任一异质结结构，位于所述栅极绝缘层的部分上表面；