[发明专利]一种集成异质结二极管的分离栅SiC MOSFET及其制作方法

说明书

本发明属于功率半导体器件技术领域，涉及一种集成异质结二极管的分离栅SiCMOSFET及其制作方法。本发明通过在SiC MOSFET的三维y方向上集成一个异质结二极管，可以在不增加SiC MOSFET元胞宽度的同时，有效的改善寄生体二极管的正向开启压降过大和反向恢复时间过长等问题，并且与内部集成SBD相比，集成的异质结二极管具有更小的正向压降。本发明集成异质结二极管的方式不需要额外增加有源区面积，集成度更高，不会增大JFET区宽度。同时，在JFET区域y方向引入了间隔的P型掺杂区可以改善阻断工作时器件JFET区的电场分布和氧化层内的峰值电场，从而可以在设计时采用浓度更高的CSL层，在不降低器件反向阻断特性的同时，提高器件的正向导通特性，降低器件正向导通时的电阻。

技术领域

本发明属于功率半导体器件技术领域，具体涉及一种集成异质结二极管的分离栅SiC MOSFET及其制作方法。

背景技术

功率半导体器件作为电力电子系统中的核心元件，自上世纪70年代发明以来，一直作为生产和生活中不可或缺的重要电子元件。金属氧化物半导体场效应晶体管(MOSFET)结构是在20世纪70年代中期发展起来的，与双极型晶体管BJT相比性能有了很大的提升，双极型晶体管结构的主要问题是高压应用时电流增益低，并且由于漂移区的少子注入电荷存储时间较长，导致功率双极型晶体管不能在高频下工作。在感性负载应用时，硬开关过程会导致破坏性失效。在器件应用这一方面，用电压控制器件代替电流控制可以规避这一问题，MOSFET栅结构输入阻抗高，驱动简单，高频领域开关性能优越，可以承受高压大电流，因而发展为现代电力电子电路中的核心电子元器件之一，被广泛应用于交通、通信、家用电器及航空航天各个领域，MOSFET的运用也极大地改善了电力电子系统的性能。

在过去的几十年里，硅功率器件的性能得到了显著的提升，然而，这些器件正在接近由硅的基本材料特性所限定的性能极限，进一步性能的提升只有通过迁移到更强大的半导体材料，碳化硅(SiC)是一种有着优异物理特性和电气性能的宽禁带半导体材料，适合作为高电压、低损耗功率器件的衬底材料。将SiC材料应用于功率MOSFET器件中必定会进一步提升各项性能，让器件在实际应用中发挥更大的作用。

近些年来，SiC MOSFET已经成功商用，并表现出优良的性能，在一些应用场合中，SiC MOSFET的性能已经可以与Si基IGBT相比拟，但在一些关键参数上仍有优化的空间，特别是如何进一步减小导通电阻Rds,on，减小栅电极与漏电极间电荷Qgd以及栅电极与漏电极间电容Cgd，从而改善器件的高频品质因数(HF-FOM)。在性能上通过优化阈值电压和提高正向阻断电压来获得更好的器件性能。图1为传统平面栅SiC MOSFET半元胞结构示意图。当SiC MOSFET应用于感性负载电路中，通常需要在电路中并联一个续流二极管，当感性负载的电流突然增大或减小时，负载两端会产生突变电压，这将有可能破坏器件或其他元件，当配合续流二极管使用时，负载电流可以平缓的变化，从而避免电压的突变，对器件起到一定的保护作用，但由于SiC MOSFET的寄生体二极管存在严重的双极退化现象、开启时压降较大以及在关断时存在严重的反向恢复现象，这将不可避免的增大器件的开关损耗，所以SiCMOSFET的寄生体二极管不适合作为续流二极管使用，因此，通常会在电路中并联一个续流二极管，虽然该续流二极管避免了SiC MOSFET的寄生体二极管问题，但也会额外的增加设计成本，并且外部并联的续流二极管与SiC MOSFET之间存在金属互连问题，这会导致器件的可靠性降低，电容和开关损耗也会增大。正因为存在上述问题，所以尝试在SiC MOSFET内部集成一个二极管来实现这一功能，既避免了寄生体二极管问题，又不用在器件外部单独并联一个续流二极管，由于肖特基势垒二极管(SBD)的开启压降较低，且反向恢复过程非常短，所以通常选择集成SBD来实现续流二极管的作用，但由于受限于肖特基势垒高度，集成SBD的正向压降均仍较大，所以需要集成一种新型的二极管来改善这一问题。

发明内容