[发明专利]一种针对全数字锁相环带宽的自适应后台校准方法

权利要求书

1.一种针对全数字锁相环带宽的自适应后台校准方法，其特征在于，所述的全数字锁相环包括：可变相位累加器VPA、参考相位累加器RPA、自动频率校准模块AFC、数控振荡器DCO、数字环路滤波器DLF、时间-数字转换器TDC、Δ-Σ调制器DSM以及减法器；

所述校准方法包括如下步骤：

首先，针对该全数字锁相环，确定其环路增益，表达式为：

在该公式中，N为锁相环分频比，表示一个参考时钟周期内分频器累积了N个数控振荡器DCO输出信号的周期，K_T和K_TDC分别为数控振荡器DCO和时间-数字转换器TDC的增益，α和β为环路滤波器参数；

然后，使用环路带宽的归一化增益频率来近似环路带宽，则环路带宽表示为：

在该公式中，f_ref为锁相环参考频率，环路增益因子G＝NK_TK_TDC；

最后，通过引入采用了两条基于LMS算法的校准环路，对环路增益因子进行预估，再将通过预估所获得的环路增益因子g经过取反操作接入环路，使得环路带宽变为：

此时，环路带宽仅仅只跟滤波器参数β和锁相环参考时钟频率f_ref相关；

其中，所述的采用了两条基于LMS算法的校准环路，一条环路的输入为未经延时处理的训练序列，另一条环路的输入为经过一个参考时钟周期延时处理的训练序列，在该两条校准环路均产生相应的环路增益因子估计值后，两者相加得到最终的环路增益因子估计值，并经过取反操作接入环路，最终得到带宽不受非理想因素影响的全数字锁相环环路。

2.根据权利要求1所述的一种针对全数字锁相环带宽的自适应后台校准方法，其特征在于，所述的采用了两条基于LMS算法的校准环路，其使用的输入训练序列为伪随机序列，并且该伪随机序列为所述数字环路滤波器DLF和所述数控振荡器DCO之间的Δ-Σ调制器DSM输出的伪随机序列。

3.根据权利要求1所述的一种针对全数字锁相环带宽的自适应后台校准方法，其特征在于，所述数控振荡器DCO的增益，其具体表示为：

△C为数控振荡器开关电容阵列的最小可变电容值，C_tot为数控振荡器谐振腔的容值，T_out为DCO输出信号的周期。

4.根据权利要求1所述的一种针对全数字锁相环带宽的自适应后台校准方法，其特征在于，所述时间-数字转换器TDC的增益，其具体表示为：

在该公式中，△t_TDC是时间数字转换器的分辨率。

5.根据权利要求1所述的一种针对全数字锁相环带宽的自适应后台校准方法，其特征在于，所述的非理想因素具体包括：工艺P、电压V、温度T。

6.根据权利要求1所述的一种针对全数字锁相环带宽的自适应后台校准方法，其特征在于，所述的可变相位累加器VPA和参考相位累加器RPA，其用于将频率信息转换为相位信息；

所述的自动频率校准模块AFC，其用于将可变相位累加器VPA和参考时钟周期计数器counter的输出数值进行比较，判断两者的大小关系，进而改变数控振荡器DCO的粗调、中调控制字；

所述的数控振荡器DCO，其根据输入的多位控制字输出对应频率的信号。

7.根据权利要求6所述的一种针对全数字锁相环带宽的自适应后台校准方法，其特征在于，所述的全数字锁相环环路在开始工作时，其具体包括如下的工作过程：

首先，通过所述自动频率校准模块AFC将数控振荡器DCO的输出信号频率锁定到目标频率的子频带，完成数控振荡器DCO粗调、中调控制字的校准；再完成校准之后，全数字锁相环的粗调、中调环路再完成锁定；完成锁定之后，鉴相环路对DCO控制字的精调部分进行调整，使其锁定到目标频率，其中，该鉴相环路包括：参考相位累加器RPA、可变相位累加器VPA、时间-数字转换器TDC、数字环路滤波器DLF、Δ-Σ调制器DSM和减法器；

然后，全数字锁相环的精调环路开始工作，其包括：所述数控振荡器DCO经过分频器N分频后的输出信号CKV分别进入时间-数字转换器TDC和可变相位累加器VPA；可变相位累加器VPA对DCO经过分频器N分频后的CKV的周期进行整数部分计数，所述的时间-数字转换器TDC对CKV进行小数部分量化；再整合可变相位累加器VPA与时间-数字转换器TDC的输出，其中，整合之后得到的输出为输出频率CKV的相位数值；

最后，减法器将参考相位与输出相位相减，得出相位的误差送入数字环路滤波器DLF中，该数字环路滤波器DLF根据相位误差计算出新的数控振荡器DCO控制字，其中，该新的数控振荡器DCO控制字经过Δ-Σ调制器DSM之后，被送入数控振荡器DCO的输入端；数控振荡器DCO控制字的精调部分完成校准之后，全数字锁相环完成锁定。