[发明专利]一种针对全数字锁相环带宽的自适应后台校准方法

说明书

本发明公开了一种针对全数字锁相环带宽的自适应后台校准方法，该方法使用两抽头的LMS算法，采用两条LMS算法的校准环路代替单条LMS算法的校准环路对环路带宽因子进行估计，两条校准环路均产生相应的环路增益估计值后，两者相加得到最终的环路增益估计值，并经过取反操作接入环路，避免了带宽估计结果受环路分频器延时等非理想因素影响而不准确的问题。为了避免外部输入的训练序列对环路的噪声性能和功耗造成影响，本发明使用环路中△‑∑调制器输出的伪随机序列来代替外部输入的训练序列。

技术领域

本发明涉及集成电路设计，特别是涉及一种针对全数字锁相环带宽的自适应后台校准方法。

背景技术

全数字锁相环路己在很多领域中得到了极其广泛的应用，例如模拟和数字通信领域以及无线电电子学等领域，尤其是在数字通信中的调制解调和相位同步中通常用到各式各样的锁相环。全数字锁相环已显示出了面积小、功耗低、系统整合性好等对无线通信设备尤为重要的优点。使用LMS算法的带宽背景校准技术通过对全数字锁相环环路带宽可变因子的估计使得锁相环环路带宽对于环路中模拟参数的敏感度大大降低，从而防止由于工艺、电压、温度等非理想因素影响而导致的环路带宽变化，提高了环路性能。

在现有技术当中，有的技术人员提出了一种补偿相位域数字锁相环中数控振荡器增益变化的数字带宽背景校准技术。这种技术依赖于从数控振荡器控制字和锁相环频率控制字中提取的数控振荡器增益的数学近似值，并且需要使用查找表来减轻近似误差。这种技术依赖于查找表，估算结果不够准确，使用起来也不便捷。此外，此技术只能对数控振荡器的增益进行估算，而没有对时间数字转换器的增益进行估算，因此，不能直接应用于基于时间数字转换器的锁相环。

在现有技术当中，还有的技术人员提出了一种将Bang-Bang PLL环路和从环路外部注入的随机信号相关联，用以估计环路的带宽，并调整环路滤波器系数使得环路带宽恒定的方法。这种方法使用的随机信号是由环路外部注入到环路中的。环路中随机信号的注入会向环路中引入额外的噪声，恶化环路的噪声性能，并增加环路的总输出噪声功率。此外，环路中的模拟延迟会导致环路增益的估计不准确。

专利“中国专利CN113037280A，2021.04.08”：提出了一种带宽校准方法。首先使得锁相环处于闭环状态，锁相环锁定之后得到压控振荡器输出的第一频率以及对应的输入控制电压。接着使得锁相环处于第一种模式，控制电荷泵的输出电流，使压控振荡器的输入电压为预设的第一输入电压，并根据预设时间内的压控振荡器输出的第二频率、第一分频器的分频值，得到第一周期。之后将锁相环调整到第二种模式，控制电荷泵，使压控振荡器的输入电压为预设的第二输入电压，并根据预设时间内的压控振荡器输出的第三频率、第一分频器的分频值，得到第二周期。最后根据第一周期、第二周期以及目标增益带宽得到控制比特值，根据该值对电荷泵进行配置使得锁相环的增益带宽保持恒定。但是，此方法步骤过于复杂，不便于实现。

发明内容

有鉴于此，本发明的目的在于提供一种针对全数字锁相环带宽的自适应后台校准方法，该方法对全数字锁相环环路的环路带宽进行校准，相对于传统没有进行环路带宽校准的锁相环，环路对于模拟参数的敏感度大大降低，从而防止由于工艺、电压、温度等非理想因素影响而导致的环路带宽变化，大大提高了环路性能。

为了实现上述目的，本发明采用如下技术方案：

一种针对全数字锁相环带宽的自适应后台校准方法，所述的全数字锁相环包括：可变相位累加器VPA、参考相位累加器RPA、自动频率校准模块AFC、数控振荡器DCO、数字环路滤波器DLF、时间-数字转换器TDC、Δ-Σ调制器DSM以及减法器；

所述校准方法包括如下步骤：

首先，针对该全数字锁相环，确定其环路增益，表达式为：