[发明专利]半导体存储器结构及制备方法

说明书

本申请公开一种半导体存储器结构及制备方法，能够消除沟槽填充多种材料层的过程中出现的凹槽，提高半导体存储器的良率。所述半导体存储器结构包括：衬底；位于所述衬底上表面的至少一个第一沟槽，且所述第一沟槽的顶部的边缘角处呈弧状；第一介电层，沿所述第一沟槽的内壁分布；第二介电层，形成于所述第一介电层的表面，并填满所述第一沟槽；所述第一介电层的顶部低于所述第二介电层的顶部和所述衬底的上表面，使所述第二介电层和所述衬底之间形成有第一凹槽；金属填充层，位于所述第一凹槽内，填充所述第一凹槽内的部分空间。

技术领域

本申请涉及半导体存储器结构领域，具体涉及半导体存储器结构及制备方法。

背景技术

在半导体存储器的生产过程中，通常会需要在衬底表面形成沟槽，并在沟槽内填充其他的材料层，填充这些材料层的过程中，有可能会如图1所示，在衬底表面出现不期望的凹槽。请参阅图1，浅沟道隔离结构所在的沟槽内依次填充有第一材料层103和第二材料层104以及第三材料层105，且所述第一材料层103的顶部高度低于衬底101表面高度，以及低于第二材料层104的顶部高度，导致第二材料层104与衬底101之间形成有凹槽102，这些凹槽102在后续的半导体存储器的生产过程中也难以被填充、找平，并很有可能会随着后续半导体存储器的生产过程中材料层的堆积，出现塌陷，影响该半导体存储器的平坦度，从而影响该半导体存储器的良率。

发明内容

鉴于此，本申请提供一种半导体存储器结构及制备方法，能够消除沟槽填充多种材料层的过程中出现的凹槽，提高半导体存储器的良率。

本申请提供了一种半导体存储器结构，包括：衬底；位于所述衬底上表面的至少一个第一沟槽，且所述第一沟槽的顶部的边缘角处呈弧状；第一介电层，沿所述第一沟槽的内壁分布；第二介电层，形成于所述第一介电层的表面，并填满所述第一沟槽；所述第一介电层的顶部低于所述第二介电层的顶部和所述衬底的上表面，使所述第二介电层和所述衬底之间形成有第一凹槽；金属填充层，位于所述第一凹槽内，填充所述第一凹槽内的部分空间。

可选的，还包括：第三介电层，位于所述金属填充层顶部上方，并位于所述第一凹槽内，填满所述第一凹槽。

可选的，所述第二介电层包括第一子层和第二子层，所述第一子层形成于所述第一介电层的表面，所述第二子层形成于所述第一子层的表面，并填满所述第一沟槽。

可选的，所述第一介电层包括氧化物介电层，和/或所述第二介电层包括氮化物介电层。

可选的，所述第一子层包括氮化物介电层，所述第二子层包括氧化物介电层。

可选的，还包括第四介电层，所述第四介电层覆盖于所述第一凹槽内壁，且所述第四介电层填充所述第一凹槽的部分空间。

可选的，还包括：绝缘层，形成于所述第二介电层的顶部上方、金属填充层的顶部上方以及所述衬底的上表面。

可选的，还包括：栅极堆叠结构，形成于所述衬底的顶部上方，和/或：负载堆叠结构，形成于所述第二介电层的顶部上方。

可选的，所述栅极堆叠结构至少包括沿垂直所述衬底上表面的方向向上依次分布的第一多晶硅层、第一导电层以及第一掩膜层，和/或：所述负载堆叠结构包括沿垂直所述衬底上表面的方向向上依次分布的第二多晶硅层、第二导电层以及第二掩膜层。

可选的，所述金属填充层的制备材料与所述第一导电层、第二导电层的制备材料相同。

本申请提供了一种半导体存储器结构的制备方法，包括以下步骤：提供衬底，所述衬底上表面形成有第一沟槽；沿所述第一沟槽的内壁依次形成第一介电材料层、第二介电材料层；部分去除所述第一介电材料层和第二介电材料层，以使所述第一沟槽的顶部的边缘角处呈圆弧状，并分别对应形成第一介电层和第二介电层，且所述第一介电层的顶部低于所述第二介电层的顶部和所述衬底的上表面，从而在所述第二介电层和所述衬底之间形成第一凹槽；在所述第一凹槽内形成金属填充层，以部分填充所述第一凹槽。