[发明专利]制造半导体器件的方法和半导体器件在审
| 申请号： | 202210430941.3 | 申请日： | 2022-04-22 |
| 公开（公告）号： | CN115424929A | 公开（公告）日： | 2022-12-02 |
| 发明（设计）人： | 高境鸿 | 申请（专利权）人： | 台湾积体电路制造股份有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/423;H01L29/78 |
| 代理公司： | 北京德恒律治知识产权代理有限公司 11409 | 代理人： | 章社杲;李伟 |
| 地址： | 中国台*** | 国省代码： | 台湾;71 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 制造 半导体器件 方法 | ||
1.一种制造半导体器件的方法，包括：
在衬底上方形成栅极介电层；
在所述栅极介电层上方形成牺牲层；
图案化所述牺牲层以形成牺牲栅电极；
通过部分地蚀刻所述牺牲栅电极在所述牺牲栅电极中形成多个开口；
利用与所述牺牲栅电极的材料不同的填充材料填充所述多个开口；
去除所述牺牲栅电极以形成栅极空间，从而在所述栅极空间中留下多个柱或壁；以及
利用一种或多种导电材料填充所述栅极空间，从而形成金属栅电极。
2.根据权利要求1所述的方法，其中，所述牺牲栅电极包括多晶硅或非晶硅。
3.根据权利要求1所述的方法，其中，所述填充材料是介电材料。
4.根据权利要求3所述的方法，其中，所述填充材料包括氧化硅、氮化硅、SiON、SiOC、SiOCN或SiCN中的一种或多种。
5.根据权利要求1所述的方法，还包括在形成所述牺牲层之前在所述栅极介电层上方形成由导电材料制成的盖层，
其中，所述多个柱或壁以及所述一种或多种导电材料形成在所述盖层上方。
6.根据权利要求1所述的方法，还包括在形成所述多个开口之前，在所述牺牲栅电极的侧壁上形成侧壁间隔件。
7.根据权利要求1所述的方法，还包括在形成所述多个开口之后，在所述牺牲栅电极的侧壁上形成侧壁间隔件。
8.根据权利要求7所述的方法，其中，所述多个柱或壁包括由与所述侧壁间隔件相同的材料制成的底层和由所述填充材料制成的上层。
9.一种制造半导体器件的方法，包括：
在衬底上方形成栅极介电层；
在所述栅极介电层上方形成牺牲层；
图案化所述牺牲层以形成牺牲栅电极；
在所述牺牲栅电极的侧壁上形成侧壁间隔件；
在所述侧壁间隔件上方形成层间介电层；
图案化所述牺牲栅电极，从而在栅极空间中形成多个柱或壁；
在所述栅极空间中和所述层间介电层上方形成一个或多个导电层；以及
对所述一个或多个导电层执行化学机械抛光，从而形成金属栅电极。
10.一种半导体器件，包括：
衬底，包括沟道区、源极区和漏极区；
栅极介电层，设置在所述沟道区上方；
栅电极，设置在所述栅极介电层上方，其中：
所述栅电极包括导电体和多个柱或壁，所述多个柱或壁由与导电体不同的材料制成并且在平面图中由所述导电体包围。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于台湾积体电路制造股份有限公司，未经台湾积体电路制造股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/202210430941.3/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
